电子技术基础重点检测四套卷Word格式文档下载.docx
《电子技术基础重点检测四套卷Word格式文档下载.docx》由会员分享，可在线阅读，更多相关《电子技术基础重点检测四套卷Word格式文档下载.docx（19页珍藏版）》请在冰点文库上搜索。
R＋S=0。
（错）
4、JK触发器的特征方程是：
。
（错）
5、D触发器的输出总是跟随其输入的变化而变化。
（对）
6、CP=0时，由于JK触发器的导引门被封锁而触发器状态不变。
（错）
7、主从型JK触发器的从触发器开启时刻在CP下降沿到来时。
8、触发器和逻辑门一样，输出取决于输入现态。
9、维持阻塞D触发器状态变化在CP下降沿到来时。
10、凡采用电位触发方式的触发器，都存在“空翻”现象。
三、选择题（每小题2分，共20分）
1、仅具有置“0”和置“1”功能的触发器是（C）。
A、基本RS触发器B、钟控RS触发器
C、D触发器D、JK触发器
2、由与非门组成的基本RS触发器不允许输入的变量组合
为（A）。
A、00B、01C、10D、11
3、钟控RS触发器的特征方程是（D）。
A、
B、
C、
D、
4、仅具有保持和翻转功能的触发器是（B）。
A、JK触发器B、T触发器C、D触发器D、Tˊ触发器
5、触发器由门电路构成，但它不同门电路功能，主要特点是（C）
A、具有翻转功能B、具有保持功能C、具有记忆功能
6、TTL集成触发器直接置0端
和直接置1端
在触发器正常工作时应（C）
=1，
=0B、
=0，
=1
C、保持高电平“1”D、保持低电平“0”
7、按触发器触发方式的不同，双稳态触发器可分为（C）
A、高电平触发和低电平触发B、上升沿触发和下降沿触发
C、电平触发或边沿触发D、输入触发或时钟触发
8、按逻辑功能的不同，双稳态触发器可分为（A）。
A、RS、JK、D、T等B、主从型和维持阻塞型
C、TTL型和MOS型D、上述均包括
9、为避免“空翻”现象，应采用（B）方式的触发器。
A、主从触发B、边沿触发C、电平触发
10、为防止“空翻”，应采用（C）结构的触发器。
A、TTLB、MOSC、主从或维持阻塞
四、简述题（每小题3分，共15分）
1、时序逻辑电路的基本单元是什么？
组合逻辑电路的基本单元又是什么？
答：
时序逻辑电路的基本单元是触发器，组合逻辑电路的基本单元是门电路。
2、何谓“空翻”现象？
抑制“空翻”可采取什么措施？
所谓“空翻”，是指触发器在一个CP脉冲为1期间输出状态发生多次变化的现象。
抑制“空翻”的最有效方法就是选用边沿触发方式的触发器。
3、触发器有哪几种常见的电路结构形式？
它们各有什么样的动作特点？
触发器常见的电路结构形式有两个与非门或两个或非门构成的基本RS触发器、由基本RS触发器和导引门构成的钟控RS触发器、主从型JK触发器以及维护阻塞D触发器等。
基本RS触发器的输出随着输入的变化而变化，电平触发；
钟控RS触发器是在CP=1期间输出随输入的变化而变化；
主从型JK触发器在时钟脉冲下降沿到来时触发；
维持阻塞D触发器是在时钟脉冲上升沿到来时刻触发。
4、试分别写出钟控RS触发器、JK触发器和D触发器的特征方程。
钟控RS触发器的特征方程：
，SR=0（约束条件）；
JK触发器的特征方程：
；
D触发器的特征方程：
Qn+1=Dn。
5、你能否推出由两个或非门组成的基本RS触发器的功能？
写出其真值表。
由两个或非门组成的基本RS触发器如图所示，其功能与钟控RS触发器相同，所不同点是或非门构成的基本RS触发器是电平触发方式，没有时钟脉冲控制。
功能真值表也与钟控RS触发器完全相同。
五、分析题（共35分）
1、已知TTL主从型JK触发器的输入控制端J和K及CP脉冲波形如图6-18所示，试根据它们的波形画出相应输出端Q的波形。
（8分）
Q
2、写出图6-19所示各逻辑电路的次态方程。
（每图3分，共18分）
解：
（a）图：
（b）图：
（c）图：
（d）图：
（e）图：
（f）图：
3、图6-20所示为维持阻塞D触发器构成的电路，试画出在CP脉冲下Q0和Q1的波形。
（9分）
Q0n+1=
，Q1n+1=
，设触发器初态为00，各位触发器在CP上升沿触发。
显然在每一个CP脉冲上升沿到来时，触发器Q0状态就翻转一次，而触发器Q1的状态翻转发生在Q0由0到1时刻。
图略。
第2章检测题（共100分，120分钟）
（每空0.5分，共33分）
1、时序逻辑电路按各位触发器接受时钟脉冲控制信号的不同，可分为同步时序逻辑电路和异步时序逻辑电路两大类。
在异步时序逻辑电路中，各位触发器无统一的时钟脉冲控制信号，输出状态的变化通常不是同一时刻发生的。
2、根据已知的逻辑电路，找出电路的输入和其现态及输出之间的关系，最后总结出电路逻辑功能的一系列步骤，称为时序逻辑电路的分析。
3、当时序逻辑电路的触发器位数为n，电路状态按二进制数的自然态序循环，经历的独立状态为2n个，这时，我们称此类电路为二进制计数器。
二进制计数器除了按同步、异步分类外，按计数的加减规律还可分为加计数器、减计数器和可逆计数器。
4、在十进制计数器中，要表示一位十进制数时，至少要用四位触发器才能实现。
十进制计数电路中最常采用的是8421BCD代码来表示一位十进制数。
5、时序逻辑电路中仅有存储记忆电路而没有逻辑门电路时，构成的电路类型通常称为莫尔型时序逻辑电路；
如果电路中不但除了有存储记忆电路的输入端子，还有逻辑门电路的输入时，构成的电路类型称为米莱型时序逻辑电路。
6、分析时序逻辑电路时，首先要根据已知逻辑的电路图分别写出相应的驱动方程、输出方程和次态方程，若所分析电路属于异步时序逻辑电路，则还要写出各位触发器的时钟脉冲方程。
7、时序逻辑电路中某计数器中的无效码，若在开机时出现，不用人工或其它设备的干预，计数器能够很快自行进入有效循环体，使无效码不再出现的能力称为自启动能力。
8、在分频、控制、测量等电路中，计数器应用得非常广泛。
构成一个六进制计数器最少要采用三位触发器，这时构成的电路有6个有效状态，2个无效状态。
9、寄存器可分为数码寄存器和移位寄存器，集成74LS194属于双向移位寄存器。
用四位移位寄存器构成环行计数器时，有效状态共有4个；
若构成扭环计数器时，其有效状态是8个。
10、寄存器是可用来存放数码、运算结果或指令的电路，通常由具有存储功能的多位触发器组合起来构成。
一位触发器可以存储1个二进制代码，存放n个二进制代码的寄存器，需用n位触发器来构成。
11、74LS194是典型的四位TTL型集成双向移位寄存器芯片，具有左移和右移、并行输入、保持数据和清除数据等功能。
12、555定时器可以构成施密特触发器，施密特触发器具有回差特性，主要用于脉冲波形的整形和变换；
555定时器还可以用作多谐振荡器和单稳态触发器。
单稳态触发器只有一个暂稳态、一个稳态，当外加触发信号作用时，单稳态触发器能够从稳态翻转到暂稳态，经过一段时间又能自动返回到稳态，
13、用集成计数器CC40192构成任意进制的计数器时，通常可采用反馈预置法和反馈清零法。
二、判断题（每小题1分，共10分）
1、集成计数器通常都具有自启动能力。
（对）
2、使用3个触发器构成的计数器最多有8个有效状态。
（对）
3、同步时序逻辑电路中各触发器的时钟脉冲CP不一定相同。
4、利用一个74LS90可以构成一个十二进制的计数器。
5、用移位寄存器可以构成8421BCD码计数器。
6、555电路的输出只能出现两个状态稳定的逻辑电平之一。
7、施密特触发器的作用就是利用其回差特性稳定电路。
8、莫尔型时序逻辑电路，分析时通常不写输出方程。
（对）
9、十进制计数器是用十进制数码“0～9”进行计数的。
10、利用集成计数器芯片的预置数功能可获得任意进制的计数器。
1、描述时序逻辑电路功能的两个必不可少的重要方程式是（B）。
A、次态方程和输出方程B、次态方程和驱动方程
C、驱动方程和时钟方程D、驱动方程和输出方程
2、用8421BCD码作为代码的十进制计数器，至少需要的触发器触发器个数是（C）。
A、2B、3C、4D、5
3、按各触发器的状态转换与时钟输入CP的关系分类，计数器可分（A）计数器。
A、同步和异步B、加计数和减计数C、二进制和十进制
4、能用于脉冲整形的电路是（C）。
A、双稳态触发器B、单稳态触发器C、施密特触发器
5、四位移位寄存器构成的扭环形计数器是（B）计数器。
A、模4B、模8C、模16
6、下列叙述正确的是（D）
A、译码器属于时序逻辑电路B、寄存器属于组合逻辑电路
C、555定时器属于时序逻辑电路D、计数器属于时序逻辑电路
7、利用中规模集成计数器构成任意进制计数器的方法是（B）
A、复位法B、预置数法C、级联复位法
8、不产生多余状态的计数器是（A）。
A、同步预置数计数器B、异步预置数计数器C、复位法构成的计数器
9、数码可以并行输入、并行输出的寄存器有（C）
A、移位寄存器B、数码寄存器C、二者皆有
10、改变555定时电路的电压控制端CO的电压值，可改变（C）
A、555定时电路的高、低输出电平B、开关放电管的开关电平
C、比较器的阈值电压D、置“0”端
的电平值
四、简述题（，每小题3分，共12分）
1、说明同步时序逻辑电路和异步时序逻辑电路有何不同？
同步时序逻辑电路的各位触发器是由同一个时钟脉冲控制的；
异步时序逻辑电路的各位触发器的时钟脉冲控制端各不相同，状态发生变化的时间通常也不相同。
2、钟控的RS触发器能用作移位寄存器吗？
为什么？
移位寄存器除寄存数据外，还能将数据在寄存器内移位，因此钟控的RS触发器不能用做这类寄存器，因为它具有“空翻”问题，若用于移位寄存器中，很可能造成一个CP脉冲下多次移位现象。
用作移位寄存器的触发器只能是克服了“空翻”现象的边沿触发器。
3、何谓计数器的自启动能力？
所谓自启动能力：
指时序逻辑电路中某计数器中的无效状态码，若在开机时出现，不用人工或其它设备的干预，计数器能够很快自行进入有效循环体，使无效状态码不再出现的能力。
4、施密特触发器具有什么显著特征？
主要应用有哪些？
施密特触发器的显著特征有两个：
一是输出电压随输入电压变化的曲线不是单值的，具有回差特性；
二是电路状态转换时，输出电压具有陡峭的跳变沿。
利用施密特触发器的上述两个特点，可对电路中的输入电信号进行波形整形、波形变换、幅度鉴别及脉冲展宽等。
五、分析题（共25分）
1、试用74LS161集成芯片构成十二进制计数器。
要求采用反馈预置法实现。
（7分）
2、电路及时钟脉冲、输入端D的波形如图7-313所示，设起始状态为“000”。
试画出各触发器的输出时序图，并说明电路的功能。
（10分）
分析：
（1）电路为同步的米莱型时序逻辑电路；
（2）各触发器的驱动方程：
J1=DK1=
J2=Q1nK2=
J3=Q1nK3=
各触发器的次态方程：
（3）根据上述方程，写出相应的逻辑功能真值表：
CP
D
Q1nQ2nQ3n
Q1n+1Q2n+1Q3n+1
1↓
000
2↓
1
100
3↓
010
4↓
001
5↓
从功能真值表中可看出，该电路属于右移移位寄存器。
其时序逻辑图如图中红笔示。
3、已知计数器的输出端Q2、Q1、Q0的输出波形如图7-32所示，试画出对应的状态转换图，并分析该计数器为几进制计数器。
状态转换关系为：
101→010→011→000→100→001→110。
该计数器为七进制计数器。
第3章检测题（共80分，100分钟）
（每空0.5分，共23分）
1、一个存储矩阵有64行、64列，则存储容量为4096个存储单元。
2、存储器容量的扩展方法通常有字扩展、位扩展和字、位同时扩展三种方式。
3、可编程逻辑器件PLD一般由输入缓冲、与阵列、或阵列、输出缓冲等四部分电路组成。
按其阵列和输出结构的不同可分为PLA、PAL和GAL等基本类型。
4、计算机中的内存储器和高速缓冲存储器统称主存，CPU可直接对主存进行访问。
内存储器一般由半导体存储器构成，通常装在计算机主板上，存取速度快，但容量有限；
高速缓冲存储器位于内存与CPU之间，一般用来解决存取速度与存储容量之间的矛盾，可提高整个系统的运行速度。
5、计算机内存使用的类型主要是随机存取存储器和可编程逻辑器件。
按其存储信息的功能可分为只读存储器ROM和随随机存取存储器RAM两大类。
6、GAL16V8主要有简单型、复杂型、寄存器型三种工作模式。
7、PAL的与阵列可编程，或阵列固定；
PLA的与阵列可编程，或阵列可编程；
GAL的与阵列可编程，或阵列固定。
8、存储器的主要技术指标有存储容量、存取速度、功耗、可靠性和集成度等。
9、RAM主要包括地址译码器、存储矩阵和读/写控制电路等部分。
10、当RAM中的片选信号
＝“1”时，RAM被禁止读写，处于保持状态；
当
＝“0”时，RAM可在读/写控制输入R/
的作用下作读出或写入操作。
11、ROM按照存储信息写入方式的不同可分为固定ROM、可编程的PROM、
可光擦除可编程的EPROM和可电擦除可编程的E2PROM。
12、目前使用的EPROM可多次写入的存储单元是在MOS管中置入浮置栅的方法实现的。
二、判断题（每小题1分，共7分）
1、可编程逻辑器件的写入电压和正常工作电压相同。
2、GAL可实现时序逻辑电路的功能，也可实现组合逻辑电路的功能。
3、RAM的片选信号
=“0”时被禁止读写。
4、EPROM是采用浮栅技术工作的可编程存储器。
5、PLA的与阵列和或阵列都可以根据用户的需要进行编程。
6、存储器的容量指的是存储器所能容纳的最大字节数。
7、1024×
1位的RAM中，每个地址中只有1个存储单元。
1、图8-15输出端表示的逻辑关系为（A）。
A、ACDB、
C、BD、
2、利用电容的充电来存储数据，由于电路本身总有漏电，因此需定期不断补充充电（刷新）才能保持其存储的数据的是（B）
A、静态RAM的存储单元B、动态RAM的存储单元
3、关于存储器的叙述，正确的是（A）
A、存储器是随机存储器和只读存储器的总称
B、存储器是计算机上的一种输入输出设备
C、计算机停电时随机存储器中的数据不会丢失
4、一片容量为1024字节×
4位的存储器，表示有（C）个存储单元。
A、1024B、4C、4096D、8
5、一片容量为1024字节×
4位的存储器，表示有（A）个地址。
6、只能读出不能写入，但信息可永久保存的存储器是（A）
A、ROMB、RAMC、PRAM
7、ROM中译码矩阵固定，且可将所有输入代码全部译出的是（C）。
A、ROMB、RAMC、完全译码器
8、动态存储单元是靠（B）的功能来保存和记忆信息的。
A、自保持B、栅极存储电荷
9、利用双稳态触发器存储信息的RAM叫（B）RAM。
A、动态B、静态
10、在读写的同时还需要不断进行数据刷新的是（A）存储单元。
四、简答题：
1、现有（1024B×
4）RAM集成芯片一个，该RAM有多少个存储单元？
有多少条地址线？
该RAM含有多少个字？
其字长是多少位？
访问该RAM时，每次会选中几个存储单元？
该RAM集成芯片有4096个存储单元；
地址线为10根；
含有1024个字，字长是4位；
访问该RAM时，每次会选中4个存储单元。
五、计算题：
（每小题10分，共20分）
1、试用ROM实现下面多输出逻辑函数。
2、试用1KB×
1位的RAM扩展成1KB×
4位的存储器。
说明需要几片如图8-16所示的RAM，画出接线图。
用1KB×
4位的存储器，
需用4片如图11-16所示的RAM芯片，接线图为：
第4章检测题（共80分，100分钟）
（每空0.5分，共21分）
1、DAC电路的作用是将输入的数字量转换成与数字量成正比的输出模拟量。
ADC电路的作用是将输入的模拟量转换成与其成正比的输出数字量。
2、DAC电路的主要技术指标有分辨率、绝对精度和非线性度及建立时间等；
ADC电路的主要技术指标有相对精度、分辨率和转换速度等。
3、DAC通常由参考电压，译码电路和电子开关三个基本部分组成。
为了将模拟电流转换成模拟电压，通常在输出端外加运算放大器。
4、按解码网络结构的不同，DAC可分为R-2RT形电阻网络、R-2R倒T形电阻网络和权电阻网络DAC等。
按模拟电子开关电路的不同，DAC又可分为CMOS开关型和双极型开关型。
5、模数转换的量化方式有四舍五入法和舍尾取整法两种。
6、在模/数转换过程中，只能在一系列选定的瞬间对输入模拟量采样后再转换为输出的数字量，通过采样、保持、量化和编码四个步骤完成。
7、双积分型ADC换速度较慢，逐次逼近型ADC转换速度高。
8、逐次逼近型ADC内部有数模转换器，因此转换速度快。
9、倒T型电阻网络DAC中的电阻只有R和2R两种，与权电阻网络完全不同。
而且在这种DAC转换器中又采用了高速电子开关，所以转换速度很高。
10、ADC0809采用CMOS工艺制成的8位ADC，内部采用逐次比较结构形式。
DAC0832采用的是CMOS工艺制成的双列直插式单片8位数模转换器。
二、判断题（每小题1分，共9分）
1、DAC的输入数字量的位数越多，分辩能力越低。
2、原则上说，R-2R倒T形电阻网络DAC输入和二进制位数不受限制。
3、若要减小量化误差ε，就应在测量范围内增大量化当量δ。
4、量化的两种方法中舍尾取整法较好些。
（错）
5、ADC0809二进制数据输出是三态的，允许直接连CPU的数据总线。
6、逐次比较型模数转换器转换速度较慢。
7、双积分型ADC中包括数/模转换器，因此转换速度较快。
8、δ的数值越小，量化的等级越细，A/D转换器的位数就越多。
9、在满刻度范围内，偏离理想转换特性的最大值称为相对精度。
1、ADC的转换精度取决于（A）。
A、分辩率B、转换速度C、分辨率和转换速度
2、对于n位DAC的分辨率来说，可表示为（C）。
B、
C、
3、R-2R梯形电阻网络DAC中，基准电压源UR和输出电压u0的极性关系为（B）。
A、同相B、反相C、无关
4、采样保持电路中，采样信号的频率fS和原信号中最高频率成分fimax之间的关系是必须满足（A）。
A、fS≥2fimaxB、fS<
fimaxC、fS＝fimax
5、如果ui＝0～10V，Uimax=1V，若用ADC电路将它转换成n＝3的二进制数，采用四舍五入量化法，其量化当量为（B）。
A、1/8（V）B、2/15（V）C、1/4（V）
6、DAC0832是属于（A）网络的DAC。
A、R-2R倒T型电阻B、T型电阻C、权电阻
7、和其它ADC相比，双积分型ADC转换速度（A）。
A、较慢B、很快C、极慢
8、如果ui＝0～10V，Uimax=1V，若用ADC电路将它转换成n＝3的二进制数，采用四舍五入量化法的最大量化误差为（A）。
A、1/15（V）B、1/8（V）C、1/4（V）
9、ADC0809输出的是（A）
A、8位二进制数码B、10位二进制数码C、4位二进制数码
10、ADC0809是属于（B）的ADC。
A、双积分型B、逐次比较型
四、计算设计题（共35分）
1、如图9-12所示电路中R＝8KΩ，RF＝1KΩ，UR＝－10V，试求：
（1）在输入四位二进制数D＝1001时，网络输出u0＝？
（2）若u0＝1.25V，则可以判断输入的四位二进制数D＝？
（10分
升级会员 