Review of PrintedCircuitBoard Level EMIEMC issues and toolsWord文件下载.docx
《Review of PrintedCircuitBoard Level EMIEMC issues and toolsWord文件下载.docx》由会员分享，可在线阅读，更多相关《Review of PrintedCircuitBoard Level EMIEMC issues and toolsWord文件下载.docx（11页珍藏版）》请在冰点文库上搜索。
第三章简述的时间是从1995年直至今日。
这个时期的系统主频，范围从25兆到数百兆赫兹，CPU（中央处理器）的速度已然超越1Ghz，而且现今的数据通信速率已经大致达到5Gb/s。
这些数据传输速率（基波）和其相应谐波的波长已然相当甚至小于许多设备本身的大小，所以现在需要注意更多的细节。
第四章的内容是开始展望（EMI/EMC）未来的技术手段和设备发展。
为了使现有和未来的设备产品，在工作于如此高的频率下而不产生明显的信号衰退表现或增加太多的成本，我们开始真正研发新型并具有革命性创新的方案。
在近期，CPU的主频不会有太大的提高，所以现有的趋势是在同一个专用集成电路或模块下集成更多的CPU内核，并且在它们之间一般有着非常高速的数据交换。
第五章将会探讨一些更有研究和发展意义的未来领域。
在10到20Gb/s范围内的数字数据链路将会有短暂的使用周期，并且在系统内和系统间的EMI/EMC领域十分可能产生新的问题与挑战。
最后，在六章将会讨论一些非常重要的特殊事项和交叉的学科领域。
特殊的几类，比如：
具有多重发射源的蜂窝式移动电话数量呈爆炸式增长，它们在频段上与很多数字电路（系统）相临近；
电动车辆具有非常高的低频噪声；
非金属材料车辆具有非常脆弱的接地方式和直流电路回路，是它们特有的EMI/EMC问题。
Ⅱ.前期
可以说，所谓的早期可以追溯到老式真空电子管收音机和电子元器件靠超长的引脚绕系到电路上的年代。
实际上，“早期”的定义是十分主观的，几乎可以说跟作者的年龄十分有关系！
在此篇文章中，我们把“早期”定义为20世纪90年代中期之前的所有时间。
在那些年月，（电子系统的）时钟周期基本都低于25Mhz，而且在产品的开发周期早期，几乎没有什么电磁干扰和电磁兼容性（EMI/EMC）设计。
（当时的）EMI/EMC设计最多只包括使用容性滤波器对时钟脉冲进行小波整形，而使上升、下降沿时间减缓，还有就是确保I/O接口和（其他元件的）接口间有滤波器。
大多数电磁干扰/兼容性（EMI/EMC）问题都是在研发周期完成之后发现的，这导致了产品上市的延缓，给公司和项目组带来更大的资金开销。
大多数的电磁辐射干扰来自于连接线缆，因为与当时产品实际尺寸相比，系统产生的波长更长一些，相比之下还是线缆有更好的天线效应（作者语：
线缆是更好的天线）。
因为在今天的标准看来，（当时的）数据和时钟周期速率很低，所以电磁辐射基本都只在低频段发生。
那时，在一些检测实验室里，前期验证中基本不用对数周期天线进行扫描（200MHz—1GHz）是非常常见的，因为那时很少有能超过200Mhz的电磁辐射！
图1显示了那个时代的一个计算机电磁辐射图表样例。
与现在相比，那时的电磁兼容工程师可用的PCB相关工具非常有限。
大多数简单结构的PCB检测都是人工的应用一般的天线理论或解析方程二者或其中一种来解决。
因为这些波的波长都很长，而且这些实际结构的简化建模也不是十分重要，所以这些方法都是可行的。
图表1:
20世纪80年代的电磁辐射图表样例
那时也有一些可用的二维或三维（2-D/3-D）准静态LRC提取工具，但是大多数的仿真都是由横向电磁场传输线解算程序完成的。
这些工具也是可以应用的，原因也是产品的尺寸与波的波长相比要小一些。
当时的PCB工具大多是PCB布线人员在透写桌和纸质副本上努力费力从PCB板上逐描导线轨迹。
这种方法非常的耗时并且容易出现人为错误。
III.现今发展
自从20实际90年代开始，我们见证了典型系统时钟主频由25MHz发展到了数百Mhz，CPU的处理速度已然超过了1GHz，而且数据通信的速度最高可达到10Gb/s。
辐射干扰程度因此大大增加。
图表2向我们展示了一个在1到20Ghz范围内的并有许多谐波的样例图表。
这些数据传输率的波长和它们的谐波已然明显小于许多器件，我们需要更多的注意那些容易被忽略却又十分重要的小细节。
许多不同的因素不但影响着多层PCB板，同时也影响了集成电路（IC）的封装。
高性能的封装，系统内封装，和混合式封装使用多层硅基片PCB来提高布通率、物理抗震缓冲能力和电磁兼容性，因此，和PCB板有相似的EMI/EMC因素。
图表2:
2009年的电磁辐射样表。
A.电流回路
因为简单的假设分析方式在这些较高的频率下（较短的波长下）不再适用，所以我们需要对那些能影响EMI/EMC设计的基础物理因素有更深的了解。
系统设计师不能只是考虑到PCB板上所布出的导线上的信号电压，同时也必须要考虑到信号电流是怎样流动的，和更重要的电流回路。
突出问题十分明显，那就是对高频信号来说，电流回路的接地已经不是那么重要了，重要的是不无论是原理图上的电源（Vcc）地线（GND）还是其他的什么，到底哪一个才是最近的参考面。
这些回路上的中断之处开始在PCB板的电磁兼容性上起到决定性的作用。
这些中断处，是从板上的一个独立供电区到另一个独立供电区的信号线，在穿过离他们最近的电源参考面[1]时产生的缺口。
而在这些独立供电区和独立供电区之间布置着缝补电容器[2]，它们能够提供一个低阻抗的回路通路，并使回路电流离信号线依然很近。
对于一些信号来说，宽数据总线或地址总线需要供电区间隙和缝补电容器之间的距离非常远，但这样，由于缝补电容超长引脚带来的大量寄生电感使得缝补电容带来（优化）的效果十分有限。
在那些引脚上的寄生电感使缝补电容在高频下失效的地方，如果附近有一个固定的、整块的电源键参考面在分离、松散的参考面之下，板子因为穿越（供电区间）缝隙而产生的电磁干扰情况会有一定的改善[4]。
影响信号完整性的因素，例如因多重布线在最近的电源参考面穿越（供电区间的）缝隙而产生的大量串扰，也被很好的改善[1]。
回路电流的中断问题会导致高速信号从PCB板的接口处产生穿越[5]。
这样加重的电磁干扰辐射不但会作用于单端信号，同样也会作用于差分线对的共模信号。
连接器中参考接地引脚不非对称，或连接器在任何一面变更参考面时，都会影响高速信号的信号完整性，并产生不良的电磁干扰。
在很多器件中都应用有柔性电路，这样也带来了一系列的电磁干扰问题。
为了保持柔性，只能应用更少的电路层，而且必须省略那些为电流提供回路的固态硬质接地层。
这样会导致很多的EMI/EMC问题。
B.PCB板上电子元件尺寸对系统的影响
从早期到现今，所有的电子器件尺寸规模都大大的缩小了。
从前，所有电容、电阻都有长引脚（因为增加了弯曲的引线产生了很大的电感），而且集成电路都是巨大的有长引脚的双列直插式封装（DIP）。
现在的电容和电阻尺寸非常之小，以至于当它们单独分开的时候，我们基本无法人工将其焊接在PCB板表面（说的是SMD表贴封装）。
而那些曾经需要复杂的多层PCB电路板（甚至是层架式结构）组成的电路如今已经被集成于超大规模集成电路（VLSI）器件当中，工作速度也增加了许多倍。
这种物理体积上的大大减小，使得我们在控制电磁干扰、保证PCB板信号完整度、提高数据传输速率等方面获益颇多。
集成电路封装尺寸的减小使其电感也大大减小，进而使得PCB板会有更高的数据传输速度。
然而，布线网络上因为高工作频率而存在的电磁辐射干扰依然存在。
C.差分对上的共模信号
高速数字数据信号，尤其是那些需要远距离传导和更低电压损耗的，需要使用差分信号传输方式来提高高速信号的信号完整性。
然而，少量的差分线对发生匹配误差，上升下降沿时间不对称或者在差分对（信号的）振幅不匹配，都会产生大量的共模噪声[6],[7].很多问题都会导致差分对的不平衡，包括：
集成电路驱动器对与上升和下降信号的驱动电流不同；
使用片内的硅晶圆终端电阻时，电阻阻值的偏差大；
信号线长度不匹配（PCB板和封装上）和其他等等的问题。
如果一个差分线对的两条导线匹配的非常良好，将不会产生共模噪声干扰。
然而，如果有一定的百分比偏差（与数据位宽有关），一些上升/下降沿的百分比偏差，或是信号振幅的偏差，虽然不会影响信号完整性，却会对电磁干扰/兼容性造成很大的问题。
图表3显示了，在有少量的差分线不匹配时，共模干扰噪声的基波会增加的多么迅速。
完全控制导线的长度和介电系数的各个参量是不可能的。
有一些共模噪声是不可避免的，因而，对差分网络来说，所有一般的对PCB中断返回电流的单端EMI/EMC规则都是可用的。
共模干扰谐波的增加---基波的增加
图表3：
共模干扰振幅随着差分线对的偏差增加
D.PCB的去耦
当时钟主频和数据传输率越来越高时，有效配电网络去耦策略对电源完整性和EMI/EMC控制也变得越来越重要。
有一些因素，比如说在电源和参考地层间安置的去耦电容管脚上的寄生连接电感，或电源与参考地电位层间[9]的电感，都会大大影响为集成电路（IC）供电电容的供电能力。
现在，我们也知道，电容的摆放位置至少和电容的取值一样重要。
为了能使电感最小化，并且及时的为器件供电，电容必须离（被去耦的）器件越近越好。
所以，一些去耦策略在各个层面上都有典型的应用，（去耦效果中）最快的是硅晶圆上的电容，然后是器件的封装电容，最后是PCB板上的板上电容。
这个进步对PCB的布局有很大的帮助，但需要电磁兼容工程师对封装的细节特性有足够的认识，才能够避免不必要的封装（内电信号）共振。
研究表明，使用很多不同容值的去耦电容来为PCB去耦的策略是有效的（比如三端滤波电容策略和频分多级是去耦电容）。
而且有代表性的，是连接电源和参考地间的电容引脚带来的电感会妨碍去耦电容快速高效的提供电能[9]~[11]。
对低电感型的快速充电需求，导致了超薄、高绝缘常数的PCB板材料的研发和使用。
（它所带来的）埋电容可以再满足阻抗要求的同时减少分立电容的需要量。
即使是使用典型的导电材料，更近的板层也会使电容要求不那么严格，并且使其可以更好的为走线层供电。
减少电容引脚上连接电感的可用方案就是在PCB板内部使用分立电容[12]。
E.接地敷铜散热
随着CPU主频的增加，系统产生了大量的因能量损耗而产生的热量，因而我们需要使用散热器来使热量耗散出去。
散热器可以是简单的散热片，也可以是由散热片、导热管、散热器和风扇组而成的。
起先，这些冷却机制的功率不高，因而电磁辐射效果也不明显。
在100MHz时，四分之一波长是750毫米（30英寸），要比散热器的尺寸大很多。
然而，3Ghz对应的波长只有25毫米，已经足以造成效果显著的天线效应。
所以，当噪声频谱的能量增加时，不可或缺的散热装置产生的干扰辐射也大大增加了[13]。
PCB板现在也必须使用一层粘合剂将散热器粘合到PC卡的参考层上，这样能将干扰噪声电流从这个“发射天线”上隔离开来。
为了避免PC卡上的（元器件）封装过多，一些器件利用超大规模集成电路的封装来达到这个目的，这样也会减少这个器件所需要连接的导线数量[14]。
F.当今开发工具的发展
随着个人计算机的应用增多和性能增强，许多全波仿真技术被应用到了EMI/EMC领域内来解决问题。
时域有限差分技术（FDTD）[15]，矩量法[16]，有限元分析法（FEM）[17]和部分元等效电路分析法（PECC）[18]等都被应用于解决EMI/EMC问题。
每一种方法都能很好的解决其中的一种，而所有的方法结合在一起就可以赋予工程师一个完整的研发工具包。
部分元等效电路分析法更是因为其可以同电路元件的全波计算一起使用，在时域和频域都有很好的效果，凸显了其对PCB相关问题的解决能力。
但是即使是大量使用这些技术并且加上很多供应商和大学开发软件工具，这些技术工具包也只能对整个系统的很小一个部分进行建模和仿真。
只有在大量细节都被分析以后，问题才可以得到解决，并且工程师们也可以借此更好的理解问题的本质，并找到解决问题的最佳方法。
在一些机构尤其是大学中，人们开发了许多混合（各技术的）解决方法，当混合技术中的每一项单独的技术都应用在它最有效的地方时，这些方法可以尽量缩小应用的局限性，并且使可分析的系统部分达到最大化。
印刷电路板电磁兼容相关工具中最重要的一项就是电磁兼容规则自动检查工具。
这些工具会在事先设定好的EMC规则引导下遍历整个PCBCAD文件，检查所有的电气网络和元器件。
在这些开发工具中没有用到复杂的全波计算，结果可以快速的得到，而且若设计工程师同时使用了全波工具，就可以进行更深入的研究。
电磁计算规范和PCB板设计规程检测之间有着一种协同工作的关系。
人们不太希望详细繁复的数值仿真被经常用到，但是退一步来说，当它们应用于新的案例和新问题时，就可以推导并确定新的检查规则。
相似的，PCB设计检测工具在规则检查器中发现的冲突可以被高亮显示，进而可以指向需要更完全仿真的部分。
Ⅳ.发展中的新技术
滤波器和EMC调控的分立元件在某一特定频段下工作性能良好，但是当数据传输率增加到了每秒数十吉比特时，分立元件就会暴露出许多寄生性问题。
图表4显示了一些真实数据。
为了控制PDN噪声和使信号与PCB板上的各种敏感部分隔离开来，我们研究出了电磁带隙结构（EBG）[19],[20].真实的电磁带隙结构可以被设计成很多形状而且进一步被设计成特定的带隙滤波器。
图表4：
时钟主频和数据传输率的趋势
近期的研究表明，应用电磁带隙结构[21]能够对差分线对的共模信号进行滤波。
这些电磁带隙结构能在电流回路上产生裂隙，因而可以在一个特定的频率范围内滤除不需要的共模信号。
全波建模工具非常精确，但是需要非常大的内存空间和时间（进行计算），并且只能应用于整个系统中的很少一部分。
为了填补全波解算程序和EMC规则检测工具之间的空白，能够给工程师的设计方案提供快速帮助的快速运算工具得以研发。
这些工具能够计算穿过最近参考层缝隙的导线（给电路带来）的影响，例如任何相似的局部EMC效应。
这些运算工具基于广泛的全波建模和实验室测量参数，它们将复杂的全波问题简化成了有限范围的简化算法。
包括PDN阻抗运算工具在内的其他快速运算工具和技术解决方案，如腔内谐振法[22],轮廓积分法[23],[24],二维有限元建模，和二维有限差方法[25]等，它们都为由二维自然供电系统产生的一系列问题提供了快速的计算工具。
当使用了专用集成电路或微处理器时，PCB板上的引脚空间就显得捉襟见肘了。
这样一来，大量、高密度的过孔将会给PCB板的物理布局带来非常大的挑战，而当电源、参考地线和信号引脚非常接近时，情况将会更加的严峻。
对工程师们来说，在能够保证电源与参考地层的完整性（很重要）和能将布线层约束在可用范围内的条件下，完成PCB板的布线根本就是不可能完成的任务。
为了解决PDN噪声问题和电源引脚与信号引脚耦合的问题，快速运算工具与多层PCB板分析工具结合在一起成为了最佳解决方案[26],[27],[28]。
比如说：
在一个解决方案中，复杂问题被细化成多个小部分，每个小部分用应用上述的快速计算工具得到的散射系数处理，之后这些散射系数被用来推导整个系统的响应。
这样就可以适用于从前需要数小时或数天（才能解决）的传统全波分析计算方法（对于从前没有计算机等资源的工程师们来说是根本不可能的）。
不是所有的共模（干扰）信号都是由差分对不匹配产生的。
附加的共模噪声也有可能是由不对称的差分信号过孔或连接器线径引发的。
当参考地过孔（或连接器引脚）没有在差分信号线对周围对称的摆放时，也会有大量的差分信号会被转化成共模信号。
从EMC透视图中可以看出，大量的共模信号噪声一般情况下，在振幅的数量级上，只比工程师能够保持完整性的信号稍稍低一些。
A.开发工具
计算全波的并行问题一直在稳定增多[29]。
在使用了许多并行处理器后，高性能的计算机工作站显示了令人振奋的性能提升。
为了利用并行处理的优势，我们需要开发特殊的编程代码，而且提升的速度与使用处理器的个数也有关。
然而，这项性能的提升最后会遇到一个瓶颈：
内部处理器间的通信速度。
在不用做全波仿真的情况下，为了得到全波响应，我们研发了快速运算工具。
这些工具能够解决有限集问题，而且当使用者了解这些工具的局限性而适当的使用它们时，得到的结果还是十分精确的。
其中的一些快速计算工具由有许多不同的计算工具结合而成的，因而它们的最终结果也是由各个计算工具得到的结果整合而成的。
这些工具经常被用于PCB板上的PDN分析，但也同样可以用于过孔和其他PCB板结构的分析。
Ⅴ.EMI/EMC需要发展的未来领域
A.结合电磁兼容性，信号和PI分析
高性能PCB板上电路分布的高密度导致专用集成电路、处理器和高速接口的引脚处排布十分复杂、密集。
这些密集的引脚区域使得高速数据引脚和电源、参考地的引脚十分接近。
因此，它们会同时导致PCB板上的电磁兼容性与信号完整性两个问题。
为了保证专用集成电路和处理器的运行效果，需要分析工具有能迅速分析一个具有成百上千引脚和过孔的区域的能力。
大多数的应用中，信号完整性、PI、电磁兼容性都被分开考虑，而且他们中的大多数都是被不同的工程师分析的。
这样进行工程在过去也是可以完成任务的。
然而，（现在的）高速PCB板在日常的设计流程中，需要信号完整性、PI、电磁兼容性尽量多的协同考虑。
系统内的电磁兼容性抗干扰能力是能否产生误差和保证信号完整性的关键。
我们需要不依靠全波分析的分析技术，并且需要稳定的信号完整性参数，所有需要考虑的要点，目的都是要能将其合适、平滑的应用于真实的设计流程中。
B.工具软件和分析软件
使用市售的PCB设计应用EMC规则检测工具软件已经成为了一个标准惯例。
这些工具对PCB设计来说是非常有用的，然而它们不能满足整个系统的设计需要。
系统级别的EMC规则检测工具检测的范围包括系统PCB板工作情况、PCB板和金属外框的连接处（如果有的话）、屏蔽外壳、风扇、通风孔和电缆输入输出口位置。
这可不是一个微不足道的任务，而是一个对于开发周期力求缩短、PCB设计愈加复杂、运行速度越来越高的新系统所必须的。
不幸的是，许多现今的自动分析工具性能都呈现出了标准的方波谐波能量图形（译者：
方波的谐波图形为振幅组建小、频率为基波倍数增加的多重正弦波，此处的意思应该指“参差不齐”）。
未来结合EMI、SI和PI的分析工具应该满足以下条件：
使用SI工具的电流、使用输入/输出緩冲器信息规范和算法建模界面规范、使用集成电路输入输出启动器的近似细节描述。
如前文所提，并行仿真技术已经进行了很多年。
然而，我们仍然需要大力发展大规模问题的并行处理技术和将其转化为无缝集成系统的技术。
近阶段，处理器的运行速度不会有太大的提高，但是将更多的处理器内核集成到CPU内部会使计算大量任务需要更少的时间。
除了使用多核处理器，在“标准”的个人计算机上安装不止一个处理器也将是非常普遍的。
这些复合内核和多核处理器，尤其是与交互式多重系统结合时，将为未来大量的复杂并行计算开启一道曙光之门。
而云计算技术更是在使用者不具有所需的软硬件条件时，依然能够提供实现大量并行计算的方法。
这将把高端仿真能力赋予各种规模的（电子）公司的工程师们。
C.自干扰
如今的数字系统都普遍包含位置上靠近高速数字电路的射频通信模块（比如说蓝牙、无线以太网等等）。
“自干扰”或称系统内部干扰在一个密集的射频环境下成为了一个非常普遍和重要的问题。
手机、笔记本电脑和其他很多设备（在设计时）必须考虑到怎样保证模拟电路、射频电路和数字电路的兼容并且发挥他们应有的性能。
即使是只含有纯数字电路的系统也会在其子系统间产生干扰。
为实现这些目标，一些特殊技术，如电磁带隙结构和屏蔽材料可能是必要的。
而如何处理这种类型的电磁兼容，可能会取代电磁辐射，成为设计工程师首先要克服的问题。
对很多种产品来说，除了数字射频系统，数字音频系统的工作性能也是一个重要的问题。
2008年发布了一个专门针对音频办公设备抗干扰能力的新标准（C63.9-2008）。
这个标准是因为一个严重的自干扰问题而提出的。
在美国、亚洲和欧洲都没有通用的抗干扰度要求，然而，这明显是必须有的。
对于音频设备来说，为一个扬声器安装屏蔽层明显不是一个划算的解决办法，所以在PCB板级设计要采用所有有用的抗干扰措施。
这个例子是电磁干扰情况的一个典型，它的干扰十分明显，解决起来却也十分方便。
D.电动汽车和混合动力汽车
化石燃料的价格上升使得电动汽车和混合动力汽车受到越来越多的关注。
这些新型汽车面临着一个特别的挑战：
它们都产生高强度、低频段的电磁场。
这种高强度的电磁场必须不能影响车载的与乘客使用的电子系统、PCB板、车载电脑和通讯设备。
大部分EMC设计工具和技术都集中于解决高频或低频干扰中的一项，很少有能同时有效解决二者的。
有很多对这些影响的研究正在进行之中，但我们还需要用一个更加有效的方法对这些问题进行更多的研究。
E.微处理器的抗干扰
随着微处理器使用的增多，用内部钳位二极管和钳位电路对他们的引脚进行静电防护（ESD）越来越常见。
在一些情况下，5V逻辑（器件）用2KV的放电测试已经成为了一个标准。
然而，随着数据传输率的提升和低供电电压的使用，这些电路导致的额外负载显得过大。
现在，这些保护电路在很多情况下已经被省略掉了，但是更低的工作电压（和故障电压）仍会带来更多敏感（问题）。
因为工作电压更低了，所以无论是ESD还是其他原因，都会使系统对外部电压突变更加敏感。
可以应用典型的信号完整性工具来解决这些干扰问题中的一部分。
信号完整性设计工程师会经常不理会数十至数百毫伏的噪声，但是就算是数百微伏的电压在考虑电磁兼容性辐射问题时都会引起人们的注意。
更低的工作电压使得对于更快的处理器和通讯链路来说，需要的信号完整性工具也需要能比以往处理更低的干扰电压。
Ⅵ.结束语
自从早期的无刷电机马达和无线电干扰军用雷达到现在，电磁干扰问题困扰EMC工程师已久。
为了能在如今的PCB板上的数据传输率下，保证正常运行和不产生系统间、内的干扰问题，我们需要考虑更多特殊的EMC因素。
为了满足这些需求，技术方案和工具一直都在发展之中，但是随着数据传输率的增加和设备体积的减小，我们需要更多更快的发展。
升级会员 