第2章门电路Word文件下载.docx

第2章门电路Word文件下载.docx

《第2章门电路Word文件下载.docx》由会员分享，可在线阅读，更多相关《第2章门电路Word文件下载.docx（24页珍藏版）》请在冰点文库上搜索。

单极型：

以MOS管为开关元件，如CMOS门

双极型：

以二极管和三极管为开关元件，如TTL门

3、按电路有无记忆功能分：

组合逻辑电路和时序逻辑电路。

§

2.1——§

2.2（略）

半导体二极管、三极管的开关特性，分立元件与、或、非门电路，前面已介绍。

2.1.4MOS管的开关特性

先介绍MOS管的开关特性（§

2.1.4）

M—metal，O—Oxide，S—Semicondutor[

]

场效应管分为绝缘栅型和结型两大类，MOS管为绝缘栅型，MOS（M金属－O氧化物－S半导体）由这三种材料构成的三层器件，它是依靠半导体表面外加电场的变化来控制器件的导电能力，是单极型晶体管（由于只有一种极性的载流子参与导电），以下仅以NMOS增强型场效应管的结构为例，说明Mos管的开关特性。

1、基本结构和工作原理

如图示：

NMOS管，在P型衬底上扩散两个高浓度的N区并引出极S，D具对称性可调换使用。

同时在D、S之间镀上SiO2绝缘层，也引出一个电极，称为G极，B为基极，如图符号。

①uGS＝0，D、S间相当于两背靠背的PN结，此时，D、S间不可能导通，处于截止状态。

②加上正电压uGS→SiO2层产生指向半导体表面的电场，由于绝缘层很薄（0.1μm），电场很强→这个强电场将电子拉到P型半导体表面，形成一条N型导电沟道（表面场效应）→D、S之间处于低阻导通状态→加uDS形成iD电流，相当于D、S间开关闭合。

③NMOS、PMOS管的符号：

NMOS加正电源，uGS>

0，uDS>

PMOS加正电源，uGS<

0，uDS<

2、NMOS管的几个主要参数

①开启电压VT：

形成导电沟道所需的最小电压uGS，VTN＝+2V，VTP＝-2V

②跨导

，gm表明MOS管的输入电压控制电流的能力。

③输入阻抗高。

由于SiO2绝缘性好，栅极几乎不取用电流，输入阻抗高（>

1010Ω）；

由于SiO2层厚度仅0.1μm，栅极有一定大小的输入电容（可达几个pF），而且由于栅极输入电阻很大，这个电容上电荷能够较长时间保存下来，利用这一特点，把信号暂存到MOS管的输入电容上，组成各种动态逻辑电路。

但是栅极电容的电荷不易泄漏掉，容易由于外界静电感应积累电荷，在栅极产生较高的电压，造成栅极氧化层击穿，损坏MOS管。

为了避免这类事故发生，在数字集成电路中，一般都在输入端加上保护电路。

如图在GS间加保护二极管DZ，当静电压超过一定限度后，二极管击穿导通，使静电荷泄放保护氧化层不被击穿。

2.3CMOS集成门电路

CMOS门电路，是用NMOS和PMOS管按互补对称形式连接起来构成的，称为互补MOS电路，简称CMOS电路，这种电路具有电压控制，功耗极低，连接方便等优点，是目前应用最广泛的数字集成电路之一。

一、CMOS反相器

（一）CMOS反相器电路组成和工作原理

1、电路组成：

由一对互补的MOS管串接；

TN工作管（NMOS），B1、S1接地（低电平），

TP负载管（PMOS），B2、S2接VDD（高电平）；

栅极连在一起作为输入端，工作管和负载管漏极联在一起作为输出端。

CMOS开启电压典型数据：

VTN＝+2V，VTP＝-2V，VDD＝+10V

2、工作原理（逻辑功能分析）

①uI＝为0V，uGS1＝0V　TN截止；

　UGS2＝-10V，负载管导通，电源几乎全部落在TN管上，输出电压u0＝VDD＝+10V，输出高电平。

②uI＝10V　UGS1＝10V　TN导通；

UGS2＝0V，T2截止，uo＝0V输出低电平，因此这是一个反相器电路，而且T1、T2总有一个管子处于截止状态，功耗很低。

3、输入端保护电路

MOS管的输入电阻很高，在1010Ω以上，输入电容有几个pF，而栅极的二氧化硅绝缘层厚度在10-2μm左右，其耐压约在80~100V，即使很小的感应电荷，也可以使电荷迅速积累起来，形成高电压，使介质击穿，从而使电路遭到永久性损坏。

所以实际生产的CMOS反相器，在输入端都设置有二极管保护网络，其具体电路见P68图2.3.2所示。

图中D1、D2、D3格Rs组成二极管保护网络。

一般二极管的正向导通压降uDF=0.5~0.7V，反向击穿电压为30V左右，RS＝1.5~2.5K，C1、C2为MOS管栅源间的等效输入电容。

在正常工作时，由于uA只在0~VDD之间，保护二极管均处于截止状态，所以不影响电路功能。

当输入端电压高于VDD＋UDF或低于－UDF（-0.5V）时，保护二极管就会导通，从而把TN、TP栅极电位限制在－UDF~VDD＋UDF之间，因此不会发生SiO2介质被击穿的现象。

（二）CMOS反相器的静态特性

1、输入特性：

iI＝f（uI）的曲线，称之。

在正常工作电压情况下，由于MOS管输入电阻很高，iI≈0；

当uI＞VDD＋uDF时，保护二极管D3导通，电流急剧增加；

当uI<

-uDF时，D1导通，i1经D1、RS流出，见P69图2.3.3（c）

2、输出特性：

指出输出电压uo与输出io的关系成uo=f（io）。

二个概念：

当输出uo为高电平时，CMOS反相器中，PMOS管T2导通，NMOS管T1截止。

Io从VDD经TP流出，供给负载RL。

由于这时负载RL是向反相器索取电流，所以常常形象地称之为拉电流负载，并把反相器能够输出的最大电流IOH，叫带拉电流负载的能力。

当uo为低电平时，CMOS反相器中，NMOS管导通，PMOS截止，电流i。

经负载流入反相器，常称为带灌电流负载，并把反相器允许灌入的最大电流IOL叫做带灌电流负载的能力。

3、电压传输特性：

指输出电压uo与输入电压uI的变化关系。

即uo=f（uI），理论和实验都可得到如下曲线，曲线可分五段进行分析。

①AB段：

uI<

UTN（2V），TN截止、TP导通，uo=10V

→

TN导通增加，TP导通减弱

②BC段：

2V<

5V，TN、TP导通，

，TP导通更历害，随uI↑，uo↓

③CD段：

uI在0.5VDD=5V附近时，TN、TP均导通，且电流最大。

uI↑，uo↓急剧下降。

uI=0.5VDD=5V叫CMOS反相器的转折电压或阈值电压，用UTH表示。

④DE段：

5V<

8V，TN、TP均导通，但TN导通程度增大、TP导通程度减小,VDS1<

VDS2，输出电压下降缓慢下来。

⑤EP段：

uI>

8V，TN导通，TP截止，输出电压uo=0

几个参数：

①阀值电压UTH：

电压传输特性转折区所对应的输入电压。

②输入端的噪声容限：

在uo为规定值时，允许uI波动的最大范围。

输入低电平噪声容限UNL：

输入为低电平时，输出为高电平，保证输出高电平不低于额定值的90%时，所允许叠加在输入低电平上的最大噪声电压。

输入高电平噪声容限UNH：

输入为高电平时，输出为低电平，保证输出为低电平的前提下，所允许叠加在输入高电平上的最大噪声电压。

CMOS反相器：

UNL＝1/2VDD＝5V，UNH＝VDD-1/2VDD＝5V。

（三）动态特性：

传输延迟时间：

传输延迟时间反映了门电路工作速度的重要参数。

理论和实验都可分析，如果把一个理想的矩形波加到CMOS反相器输入端，在输出端得到输出电压uo的变化总是滞后于输入电压uI的变化，如图示，这是因为输入、输出端存在电容引起。

两个参数：

tPHL：

从uI上升沿中点到uo下降沿中点所经历的时间称为导通延迟时间。

tPLH：

从uI下降沿到uo上升沿中点所经历的时间，称为截止传输时间。

trd＝（tPHL+tPLH）/2，称为平均延迟时间。

（四）CMOS反相器的主要参数和常用型号（见P73页）

二、CMOS与非门、或非门、与门和或门

1、CMOS与非门

CMOS门接成原则：

CMOS电路中，NMOS和PMOS管成对出现，二个工作管就要有两个负载管，同一对NMOS和PMOS管栅极应接在一起作输入端，NMOS管的基极B接地，PMOS的基极B极接电源。

与非门：

二个工作管TN1，TN2相串，二个负载管PMOS相并联，如图示

功能分析：

A

B

TN1

TN2

TP1

TP2

Y→VDD

Y→地

Y

断

通

1

Y=

2、CMOS或非，与或非，或门，与门等电路的构图原则

以上介绍了CMOS非门，与非门，此外，CMOS电路还可构成“或非，与或非，或门，与门”等电路，其构图的几个原则是（应记忆）。

①工作管（NMOS）与负载管（PMOS）要成对出现。

同一对NMOS、PMOS管栅极接在一起作为输入端；

NMOS管的B极均接地，PMOS管的B极均接电源

②工作管相串，相应的负载管应相并；

工作管相并相应的负载管相串。

③工作管先串后并，则负载管应先并后串，工作管先并后串，则负载管先串后并。

④工作管相串为“与”，相并为“或”，由工作管组与负载管组联接点引出则倒相。

例1：

画出Y＝

的CMOS电路

解：

工作管应相并联，负载管相串，电路组成如右图。

例2：

与门：

Y＝

　先画出与非，再非。

复习：

一、CMOS非门

1、由一对NMOS和PMOS管组成，N为工作管，P为MOS管，栅级连在一起为输入端。

2、静态特性：

IOH、IOL、IIS

3、动态特性：

VNL、VNH

二、CMOS集成门构图原则

三、CMOS传输门，三态门和漏极开路门

（一）、CMOS传真输门

CMOS传输门也是构成各种复杂的CMOS电路的一种基本单元电路，其电路由一对互补的MOS管组成，两管栅极作为控制极，加上互为反相的控制电压，NMOS的B极接地，PMOS的B极接正电源，符号如图所示。

原理分析：

（1）开启条件：

c=“1”（10V），

=“0”（0V）

信号传向uI=0~10V的信号传向输出端。

（2）关闭条件：

c=“0”，

=“1”，输入和输出间呈高阻状态

因为：

ui=0~10V，当c=“1”（10V），

=“0”（0V）时，uI=0~8V的信号，uGSN=10~2V，TN导通；

uI=2~10V的信号，uGSP=－2~－10V，TP导通。

因此，uI=0~10V的输入信号，可由uo传送出去。

当c=“0”，

=“1”时，uGSN≤0V，uGSP≥0，TN、TP均截止，输入和输出呈高阻状态。

由于MOS漏、源极结构对称，可以互换，故传输门可以作双向开关，即入产，即入端和出端可以互换使用。

（二）CMOS三态门

1、电路组成和符号

如图电路，是三态门的电路图。

A是信号输入端，

是控制端，也叫使能端。

2、工作原理

①

=1，即高电平VDD时，TP2，TN2均截止，Y与地和电源都断开，输出呈高阻悬浮状态。

②

=0，即低电平OV时，TP2，TN2均导通，TP1，TN1构成反相器，故Y=

。

综上所述，以上三态门电路，其输入出端Y有高阻、高电平、低电平三个状态，所以称为三态门。

3、三态门逻辑符号控制端电平的约定

在三态门中，多了一个控制端，控制端加“0”表低电平有效，即在该控制端加低电平时，三态门处于工作状态Y=

；

该控制端为高电平时，三态门为高阻状态。

控制端高电平有效

控制端低电平有效

（三）CMOS漏极开路门（OD门）——可在TTL中OC门介绍

1、电路组成及符号

CMOS漏极开路门电路如图所示，输出管漏极开路。

特点：

①输入MOS管漏极开路，工作时必须外接电源VDD和上拉电阻RD

②不同的OD门输出端接在一起实现“线与”逻辑

用导线将两个或两个以上OD门输出连在一起，其总的输出为各个OD门的“与”逻辑。

Y1、Y2只要有一个为低电平（输出MOS通），总的输出Y就为低电平。

Y1、Y2全高（输出MOS管截止），总的输出Y为高电平，电路Y=Y1Y2是与逻辑。

③利用OD门可用来实现逻辑电平变换。

因为OD门输出MOS管漏极电源是外接的，VOH随外接V/DD的不同而改变，所以能够实现输出高电平的调节，作为接口电路。

作为驱动继电器，发光二极管等。

四、CMOS电路产品系列，主要特点和使用中应注意的几个问题。

CMOS电路是目前应用极为广泛的数字集成电路之一。

1、CMOS主要芯片型号：

CD40×

×

：

VDD=3~18V

74HC×

高速CMOS电路，引脚排列与同型号的74系列TTL集成电路一致。

74HCT×

高速CMOS电路，引脚排列与同型号的74系列TTL集成电路一致，而且在电平上也与74系列TTL电路相兼容，可以互换使用。

2、CMOS集成电路的特点：

（P82－83）

①功耗极低。

有利于提高集成度和封装密度，比较适宜制做大规模集成电路（LSI）。

在VDD＝5V时，标准门电路功耗仅几个μw，中规模集成电路，其功耗也小于100μw。

②电源电压宽。

系列CMOS电源电压范围3~18V。

③抗干扰能力强。

输入端电压噪声容限，典型值可达45%VDD

④输入阻抗高。

⑤扇出数大。

人们常把带同类门电路的个数，叫做扇出系数。

低频时，

No＞50

⑥温度稳定性好，且有较强的抗辐射能力。

3．CMOS电路使用中应注意的几个问题

CMOS集成电路的输入端，虽然都设置有二极管保护网络，但是它所能承受的静电压和脉冲功率仍然有一定的限度，在存储和使用中要特别注意下面几点：

①注意输入端的静电保护。

a）储存、运输中最好用导电材料包装，不要放在易产生静电高压的化工材料或化纤织物中；

b）组装调试时，电烙铁、仪表、工作台均应良好接地。

②注意输入电路的过流保护

CMOS电路输入端的保护二极管，导通时其电流容限一般为1mA，在可能

出现过大瞬态输入电流时，应串接输入保护电阻。

③注意电源电压极性，防止输出端短路。

a）CMOS电路的电源电压，切记不能把极性接反，否则保护二极管就会过流损坏，而且Tp、TN的寄出二极管也会因电源电压极性接反而正向导通，同样也要导致器件的损坏。

b）CMOS电路的输出端不能与电源短接，也不能和地短接。

否则输出级的MOS管会因过流而损坏，而且，除了漏极开路CMOS门以外，不同CMOS门输出端不能并联起来使用，否则也容易造成输出级MOS管过流损坏。

2.4　TTL集成门电路

集成逻辑门分：

单极型（CMOS门）和双极型（TTL门）。

TTL门的工作速度比CMOS门要快，也是应用较广泛的集成电路，具有较好的性价比。

TTL（三极管――三极管――逻辑门）

TTL电路型号：

CT74×

　ST74H×

　ST74S×

　CT74LS×

　　　　　　标准列　　　高速列　　　肖特基列　低功能、肖特基系列

例如：

CT74LS160CT芯片

C：

中国制造、SN国际　　　

T：

TTL集成电路

74：

国际通用74系列　　　

LS：

低功能耗肖特基系列，S：

肖特基

H：

高速系列　　　

空白：

标准系列

160：

同步十进制计数器　　　

（0~700）；

M（－550C~1250C）

表示封装方式（J黑瓷双列直插封装）

一、TTL反相器

（一）电路的组成及工作原理

　1、电路的组成及符号

如图为典型TTL非电路，它由三部分组成，

①输入级：

由T1、R1、D1组成，D1是保护二极管，是为了防止输入端电压过低而设置的

②输出级：

由T3、T4、D和R4组成了推挽式输出电路（T3通，T4止；

T3止，T4通）。

因此，使整个电路输出阻抗低，提高了电路的带负载能力，又提高了工作速度，改善了输出波形，又由于T3，T4不会同时导通，因此，在电源和地之间无直流通路，功耗较低。

③中间倒相级：

由T2，R2组成，T2管的集电极和发射极输出倒相电压，以满足输出级T3、T4电压互补的要求。

①输入低电平uI＝0.3V时，T1管处于深度饱和（

，

，∵

）→

，T2管截止→T4截止，VC2为高电平，T3饱和导通，输出u0为高电平，

②输入端为高电平uI＝3.6V时，电流通过T1集电结向T2、T4基极提供电流（先假设T1发射结正向导通不可能，∵

），T2，T4饱和；

∴T3截止（∵若要T3导通，

），输出

，为低电平。

此时，T1发射结反偏，集电结正偏，T1处于倒置放大状态使用。

输入uI

输出u0

0.3V

3.6V

∴

（二）、TTL门的静态特性（由气特性）

指输入电流与输入电压的关系曲线，

见P86图2.4.2

下面介绍几个参数：

①输入短路电流IIS：

输入端对地短路，从输入端流出电流

此电流是估算前级门带负载能力的依据之一。

因为当几个门电路相串组成电路时，此电流是流入前级的灌电流，而前级允许的灌电流是有限的。

②输入漏电流IIH：

输入端接高电平时流入输入端的电流，IIH＝20~40uA很小。

③输入端负载特性：

当TTL门输入端通过电阻Ri接地时，TTL门工作状态如何？

Ri＝∞,即输入端悬空时，iB1经T1集电极流入T2基极使T2饱和，T4饱和，输出uo=0.3V低电平，此时，ui≈2.1－0.7＝1.4V，视为高电平。

实际上，

，ui可视为高电平，uo=0.3V，称为开门电阻RON。

，ui可视为低电平，uo=3.6V，称为关门电阻。

时，TTL门处于不稳定状态。

指TTL门输出电压uo与输出电流io的关系。

扇出数NO：

表示一个门电路允许接下一级同类门电路的最大数目，反映了门电路带负载能力，一般TTL，NO＝5~12；

CMOS：

NO>

50个

指TTL门输出电压uo与输入电压ui的变化关系曲线，即uo＝f（ui），理论和实验都可得到如下曲线，下面侧重介绍几个概念。

①阈值电压Uth：

电压传输特性曲线转折区所对应的输入电压，称之，一般TTL门，Vth＝1.4V。

ui＞Uth可认为门导通，输出低电平；

ui<

Uth可认为门截止，输出高电平

②输入端噪声容限：

保证不影响输出端逻辑状态下，允许叠加在输入高低电平上的最大噪声信号，与噪声容限有直接关系的参数有：

a）输出高电平UOH：

典型值3.6V，产品规定的最小值UOHmin=2.4V

b）输出低电平UOL：

典型值0.3V，产品规定的最大值UOLmax=0.4V

c）输入高电平UIH：

典型值3.6V，产品规定的最小值UIHmin=2.0V

常把UIHmin叫做开门电平，记作UON=UIHmin=2.0V。

它是保证反相器处于导通状态所允许的输入电压ui最小值

d）输入低电平UIL：

典型值0.3V，产品规定的最大值VILmax=0.8V，称之为关门电平，用Voff表示，它是保证反相器处于截止状态所允许UI的最大值。

输入高电平时噪声容限：

前级输出了高电平最小值时，允许叠加在其上噪声电压最大值。

UNH＝UOHmin－UIHmin＝2.4－2.0＝0.4V

输入低电平时噪声容限：

前级输出低电平最大值时，允许叠加在其上噪声电压最大值。

UNL＝UILmax－UOLmax＝0.8－0.4＝0.4V

二、TTL与非门、或非门等

TTL电路还可以构成其它逻辑，如：

与非、或非，异或等

以TTL与非门为例

①电路组成：

在TTL反相器电路中，输入管用具有多发射极抽头的三极管代替，多发射极三极管可以等效为多个三极管相联，实现逻辑“与”功能（∵只有A、B全为高电平都截止，C1才为高电平；

有一低电平输入，C1为低电平）

②工作原理：

据TTL反相器分析方法，可得真值表

③常用TTL与非门芯片简介

74LS00

4个二输入与非门

74LS04

6个反相器

74LS10

3个三输入与非门

74LS20

双四输入与非门

74LS30

8输入与非门

74LS86

4个异或门

三、TTL集电极开路门和三态门

（一）集电极开路门（OC门）

一般TTL门特点，①输出端不允许长久接地或与电源短接，如图若长久接地，T3饱和时，会长久流过较大电流发热；

②两个TTL输出端不允许并联，否则当二个与非门若出现一个为“1”，另一个为“0”，从电源到地形成通路，产生电流很大，容易将与非门输出管烧坏。

OC门电路如图所示，其输出管集电极开路

1、输出管集电极开路，在使用中要接上拉电阻和外电源VCC

功能：

A、B有低电平，T1饱和，VB1＝1V，T2、T3截止，输出高电平，V0＝

A、B全高电平，T1处倒置放大状态，T2、T3饱和，输出低电平，u0＝0.3V

因此，图中OC门是一个与非逻辑，其逻辑符号上图所示。

2、不同OC门输出端接在一直实现“线与”逻辑，如图电路，

∵Y1、Y2只要有一个为低电平（T3饱和），总的输出Y为低电平

Y1、Y2全高（T3截止），总的输出为高电平。

3、外接电阻RC的估算：

（略）

（二）三态门（TSL门）

一、TTL非门、与非门电路符号及参数

二、OC门电路符号及使用

三态门电路形式如图所示，在普通TTL电路中增加了一个控制端

＝“0”，工作状态。

D3截止，是一个二输入端与非门。

＝1，非门输出低电平，此时T1导通，T2，T4