数字频率计课程设计Word格式文档下载.doc
《数字频率计课程设计Word格式文档下载.doc》由会员分享，可在线阅读，更多相关《数字频率计课程设计Word格式文档下载.doc（19页珍藏版）》请在冰点文库上搜索。
3.2论述方案的各部分工作原理 4
3.2.1时基电路 4
3.2.3逻辑控制电路 6
3.2.4计数器 6
3.2.5锁存器 8
3.3设计方案的图表 9
3.3.1设计原理图 9
3.3.2元件清单 11
3.4编写设计说明书 12
3.4.1设计说明 12
3.4.2性能技术指标与分析 13
4、总结 15
5、参考书目：
16
1.课程设计目的
（1）会运用电子技术课程所学到的理论知识，独立完成设计课题。
（2）学会将单元电路组成系统电路的方法。
（3）熟悉中规模集成电路和半导体显示器件的使用方法。
（4）通过查阅手册和文献资料，培养独立分析和解决实际问题的能力。
培养严肃认真工作作风和严谨的科学发展。
2.课程设计频率技术要求
频率计技术指标：
频率测量范围：
10～9999Hz
输入电压幅度：
300mV～3V
输入信号波形：
任意周期信号
显示位数：
4位
电源：
220V50Hz
3．课程设计报告内容
3.1设计方案的选定与说明
数字频率计是一种用数字显示的频率测量仪表，它不仅可以测量正弦信号、方波信号和尖脉冲信号的频率，而且还能对其他多种物理量的变化频率进行测量，诸如机械振动次数，物体转动速度，明暗变化的闪光次数，单位时间里经过传送带的产品数量等等，这些物理量的变化情况可以有关传感器先转变成周期变化的信号，然后用数字频率计测量单位时间内变化次数，再用数码显示出来。
3.1.1方案设计与论证
交流电信号或脉冲信号的频率是指单位时间内产生的电振动的次数或脉冲个数。
用数学模型可表示为：
f=
式中f——频率。
N——电振动次数或脉冲数。
t——产生N次电振动或脉冲所需要的时间。
首先必须把各种被测信号通过放大整形电路，使其成为规矩的数字信号，以便于计数器计数。
实现频率测量的另一必备环节是时基电路。
所谓时基电路，就是产生时间标准信号的电路装置。
通常要求精确稳定，所以采用1MHz或5MHz石英晶体振荡器做成标准时间信号发生器。
一般计数器则采用十位计数器，N进制的计数器也就是N分频器，其N进位信号也可作为N分频信号。
如图3.1.a所示为数字频率计系统原理总框图，被测量信号经过放大与整形电路传入十进制计数器，变成其所要求的信号，此时数字频率计与被测信号的频率相同，时基电路提供标准时间基准信号，此时利用所获得的基准信号来触发控制电路，进而得到一定宽度的闸门信号，当1s信号传入时，闸门开通，被测量的脉冲信号通过闸门，其计数器开始计数，当1s信号结束时闸门关闭，停止计数。
根据公式得被测信号的频率f=NHz。
逻辑控制电路
数码显示器
译码器
锁存器
计数器
闸门电路
放大与整形电路
时基电路
VX
图3.1.a数字频率计系统原理方框图
逻辑控制电路的一个重要的作用是在每次采样后还要封锁主控门和时基信号输入，使计数器显示的数字停留一段时间，以便观测和读取数据。
简而言之，控制电路的任务就是打开主控门计数，关上主控门显示，然后清零，这个过程不断重复进行。
控制电路如图3.1.b所示：
图3.1.b逻辑控制电路
3.2论述方案的各部分工作原理
3.2.1时基电路
为了获得较为稳定的时间基准信号，以便准确的控制主控门的开启时间，其电路见图3.2.1所示：
VCC
图3.2.1时基电路
本设计采取用555定时器组成的多谐振荡器如图3.2.1所示。
接通电源后，电容被充电，当上升到时，使为低电平，同时放电三极管T导通，此时电容C通过和T放电，下降。
当下降到时，翻转为高电平。
电容器C放电所需的时间为
当放电结束时，T截止，将通过、向电容C充电，由上升到所需的时间为
当上升到时，电路又翻转为低电平。
如此周而复始，于是在电路的输出端就得到一个周期性的矩形波。
其振荡频率为
3.2.2放大整形电路
为保证测量精度，在整形电路的输入端加一前置放大器。
对幅值较低的被测信号经放大后再送入整形器整形。
如图3.2.2为放大整形电路原理图。
此电路采用晶体管3DG100与74LS00等组成，其中3DG100为放大器，可对周期信号进行放大再传入整形器中对信号进行整形。
3.2.3逻辑控制电路
逻辑控制电路的作用主要是控制主控门的开启和关闭，同时也控制整机逻辑关系。
本设计采用74LS123组成逻辑控制电路，先启动脉冲置成1，其余触发器置成0，然后时基电路传入脉冲，控制电路开始工作。
被测信号通过闸门进入计数电路，于是计数器译码器同时工作，从而记下所测信号频率值。
当控制电路转为其他状态时，闸门关闭，计数器停止工作，数码管继续显示所测频率值。
直到有一次循环，计数器清零，数码管显示消失，到此为止，频率计完成一次测量。
脉冲信号可由两个单稳态触发器74LS123产生，它们的脉冲宽度由电路的时间常数决定。
由74LS123的功能得出，当1、触发脉冲从1A端输入时，在触发脉冲的负跳变作用下，输出端可获得一负脉冲，其波形关系正好满足图3.1.b所示的波形Ⅳ和Ⅴ的要求，手动复位开关S按下时，计数器清零。
逻辑控制电路如图3.2.3所示：
3逻辑控制电路图3.2.
3.2.4计数器
为了提高计数速度，可采用同步计数器。
其特点是计数脉冲作为时钟信号同时接于各位触发器的时钟脉冲输入端，在每次时钟脉冲沿到来之前，根据当前计数器状态，利用逻辑控制电路，准备好适当的条件。
当计数脉冲沿到来时，所有应翻转的触发器同时翻转，同时也使用所有应保持原状的触发器不该变状态。
由于频率计的测量范围10～9999Hz，因此采用十进制计数器74LS90，它不仅可用于对脉冲进行计数，还可用于分频；
此电路则需分频，N位进制计数器就是N分频器。
被测信号由闸门开通送入计数器，记录所测信号频率值传入译码显示电路中，显示器显示测得频率值；
待闸门关闭，计数器停止工作；
电路则继续工作进行下次循环，计数器清零，显示器数值消失，频率计完成一次测量。
数字频率计测周期基本原理如图3.2.4所示
图3.2.4数字频率计测周期基本原理图
当被测信号的频率较低时，采用直接测频方法由量程误差一起的测量误差太大，为了提高测低频时的准确度，应先测周期，然后计算。
被测信号经过放大整形电路变成方波，加到门控电路产生闸门信号，如，则闸门打开的时间也为10ms，在此期间内，周期为的标准脉冲通过闸门进入计数器计数。
若。
则计数器记得的脉冲数=10000个。
若以毫秒为单位，则显示器上的读数为10.000。
以上分析可见，频率计测周期的基本原理正好与测频相反，即被测信号用来控制闸门电路的开通与关闭，标准时基信号作为计数脉冲。
3.2.5锁存器
锁存器是构成各种时序电路的存储单元电路，其具有0和1两种稳定状态，一旦状态被确定，就能自行保持，锁存器是一种脉冲电平敏感的存储单元电路，它们可以在特定输入脉冲电平作用下改变状态。
在确定的时间内计数器的技术结果必须经锁定后才能获得稳定的显示值。
锁存器的作用是通过触发脉冲控制，将测量的数据寄存起来，送入译码显示器。
锁存器可以采用一般的8位并行输入寄存器。
此电路采用74LS273锁存器，其作用是将计数器在1s结束时锁记得的数进行锁存，使显示器上能稳定地显示此时计数器的值。
当1s计数结束时，通过逻辑电路产生信号送入锁存器，将此时计数的值送入译码显示器。
选用两个8位锁存器74LS273可以完成上计数功能。
当时钟脉冲CP的正跳变来到时，锁存器的输入等于输入，即Q=D，从而将计数器的输出值送到锁存器的输出端正脉冲结束后，无论D为何值，输出端Q的状态仍保持原来的状态的Q不变。
所以在计数期间内，计数器的输出不会送到译码显示器。
图3.2.5锁存器芯片
3.3设计方案的图表
3.3.1设计原理图
根据系统框图，方案论证，设计数字频率计系统原理图如下图3.3.1所示。
在多谐振荡器中，电路从暂稳态过渡带另一个状态，其“触发”信号是由电路内部电容充（放）电提供的，因此无需外部触发脉冲。
暂稳态持续的时间是脉冲电路的主要参数，它与电路的阻容原件取值有关。
电路中RC电路充、放电过程对相应门输入电平的影响是分析电路的关键。
图中根据课题要求，电路采用555定时器组成的多谐振荡器，为获得较为稳定的时间基准信号，用来准确的控制主控门的开启时间。
被测信号首先通过放大整形电路进行整形，使其得到所需的整形信号，晶体振荡器的输出信号经整形和分频器逐级分频后，可获得各种事件基准。
计数器是最常用的时序电路之一，计数器的种类不胜枚举，按触发器动作分类，可分为同步计数器和异步计数器；
按计数数值增减分类，可分为加计数器、减计数器和可逆计数器；
按编码分类，又可分为二进制码计数器、BCD码技术区、循环码计数器。
此设计采用十进制计数器进行计数。
通过时基选择开关，将所选用的时基信号作为控制电路的触发信号（用8位寄存器，实际上就是触发器构成的计数器，它可以循环位移一个1电平，也可以循环位移一个0电平）,再将信号传入逻辑控制电路中，控制电路输出接往主控门，该输出端仅在所选时间基准内维持高电平，使主控门开启，被测信号在采样时间内通过主控门，进入十进制计数器计数，计数器数值由数字显示器在数字频率计面板上显示出来。
此即为所测信号之频率值。
译码器是组合逻辑电路的一个重要的器件，其可以分为：
变量译码和显示译码两类。
它们的工作原理和分析设计方法大同小异，其中二进制译码器、二-十进制译码器和显示译码器是三种最典型，使用十分广泛的译码电路。
显示译码器，一般是将一种编码译成十进制码或特定的编码，并通过显示器件将译码器的状态显示出来。
本设计译码显示器则采用十进制74LS48来实现，其作用是把BCD码表示的十进制数转换成能驱动数码管正常显示的段信号，以获得数字显示。
图3.3.1数字频率计原理图
3.3.2元件清单
见下表3.3.1为元件清单列表
表3.3.2元件清单
原件序号
型号
主要参数
数量
备注
1
555
定时器
2
72LS123
3
74LS00
与非门
4
74LS90
10进制计数器
5
74LS273
6
74LS48
7
8421数码器
数码管
8
R
47K
电阻
9
39K
10
Rext
10K
11
3.3K
12
1K
13
10Ω
14
RP
100K
电位器
15
16
C
4.7μF
电解电容
17
10μF
18
47μF
19
100μF
20
0.01μF
瓷片电容
21
LED
二极管
22
S
按钮开关
3.4编写设计说明书
3.4.1设计说明
（1）接通电源后，用双踪示波器（输入耦合方式置DC档）观察时基电路的输出波形，其中t1=1s,t2=0.25s，否则重新调节时基电路中的R1和R2，使其满足要求，然后，改变示波器的扫描速率旋钮，观察74LS123的脚和脚的波形。
74LS123真值表如下表3.4.1所示
表3.4.174LS123真值表
（2）将4片计数器74LS90的2引脚全部接低电平，锁存器74LS123的引脚都接时钟脉冲，有各位计数器的引脚加入计数脉冲，检查4位锁存，译码，显示器的工作是否正常。
（3）有放大电路输入端加入，的正弦信号，用示波器观察放大电路和整形电路的输出波形，应为与被测信号同频率的脉冲波，显示器上的读书应为1000。
3.4.2性能技术指标与分析
（1）频率准确度
一般用相对误差来表示，即
式中为量化误差（即±
1个字误差），是数字仪器所特有的误差，当闸门时间T选定后，越低，量化误差越大；
为闸门时间相对误差，主要由时基电路标准频率的准确度决定，。
（2）频率测量范围及各电路的测试
在输入电压符合规定要求值时，能正常进行测量的频率区间称为频率测量范围。
频率测量范围主要由放大整形电路的频率响应决定。
①时基电路测试：
在通直流时，用示波器测555电路引脚和输出波形图，引脚的波形应如图3.1.b所示波形II，调节电位器RP，使t1=1s,t2=0.25s，引脚的输出波形应为电容不断充放电的过程。
②逻辑控制电路的测试：
在通直流时，用示波器测左边一片74LS123的引脚输出波形，可以观察到不断有脉冲产生：
另外合上控制开关S。
可以观察到数码管为置零状态。
③放大与整形电路的测试：
有放大电路的输入端加正弦小信号，用示波器观察输出端，可以观察到信号幅度被放大，经整形电路后，在输出端可以观察到矩形波信号。
④测试译码显示部分：
频率计的数字显示位数决定了频率计的分辨率。
位数越多，分辨率越高。
在74LS48输入端加入不同的高低电平组合，观察数码管能否显示相应的数字，判断译码，显示部分是否能工作正常。
⑤频率测试：
测量时间是频率计完成一次测量所需要的时间，包括准备、计数、锁存和复位时间。
先在放大整形电路输出端加一大信号矩形波脉冲，调节频率，观察数码管能否显示相应的数值，若与实际成一定比例关系则说明时基电路的t1，t2没有调到相应的大小，应小幅度调节电位器RP使得显示正确。
若上述测试正常，说明整形放大电路以上的部分能够正常工作，最后再加一小信号在放大电路的输入端，观察数码管能否显示相应结果，从而判断整个数字频率计电路的工作情况。
（3）对电路进行分部分测试，可以准确定位出现问题的具体位置，从而保证能够很快地解决。
4、总结
经过一周的学习与设计，我对于数字频率计的组成与功用有了了解与掌握，并且对于数字频率计的个部分电路有了各设计的方案进行了论证与设计。
在设计频率计的电路过程中对于逻辑控制电路有了更深一步的认识，了解并掌握了芯片74LS123的功能与连接，并且对于译码显示器、计数器与锁存器的工作有了认识与了解。
对于被测信号的处理也比从前的理论掌握的更加准确；
在这一周的设计中，我发现了自己许多的不足，在设计中遇到了一些困难，设计的电路经过测试并不能达到要求的功能，导致设计失败，又重新查找资料进行设计与修改，而最终终于在为期一周的努力下设计出了符合要求的频率计数器。
通过设计也达到了设计的目的，了解掌握了数字电子技术的知识并应用于实践。
培养了自己独立完成课题的能力与动手能力，并加强了对待事物严谨的态度。
1、陈晓文主编.电子线路课程设计.北京：
电子工业出版社，2004
2、彭容修，《数字电子技术基础》，华中理工大学出版社，武汉，2000
3、李哲英，《电子技术及其应用基础》（数字部分），高等教育出版社，北京，2003
升级会员 