微机接口课程教案Word格式文档下载.docx
《微机接口课程教案Word格式文档下载.docx》由会员分享，可在线阅读，更多相关《微机接口课程教案Word格式文档下载.docx（16页珍藏版）》请在冰点文库上搜索。
中断管理功能
可编程功能
接口技术的现状和发展：
（10分钟）
讲授
板书
互动
课堂小结（5分钟）
小结微机接口的基本概念，功能与特点。
微机接口的学习中几个重要的方面和内容，以及它们在计算机应用中的重要性。
思考题、讨论题、作业：
列举出目前流行的接口有多少种是常用的?
最常用的种类是哪些？
教学后记：
微机原理与接口技术课程教案
2
8086/8088微处理器
掌握微处理器的一般工作原理，并了解Intel系列CPU的典型产品及其特点；
重点掌握8086/8088微处理器的内部结构、寄存器组织方式、存储器及输入输出方式。
8086/8088微处理器的内部结构、寄存器组织方式、存储器及输入输出方式。
存储器的分段结构及物理地址的形成。
引入第二章（10分钟）：
1介绍Intel系列CPU典型产品的发展历程及特点。
8086微处理器是美国Intel公司1978年推出的一种高性能16位微处理器。
以它为核心的微型计算机系统其性能已达到中、高档小型计算机的水平。
与其他16位微处理器相比，8086的内部结构规模较小，他的一个突出特点是多重处理能力，由8086CPU与8087协处理器以及8089I/O处理器组成的多处理器系统可以大大提高数据处理和输入输出能力。
8088微处理器与8086的组成基本相同，不同之处在于：
1）8086内部指令队列缓冲器为6级，可存放6B的指令代码；
8088内部指令队列缓冲器为4级，可存放4B的指令代码。
2）8086对外地数据总线为16位，8088对外地数据总线为8位，因此8088也称为准16位微处理器。
80386微处理器是Intel公司于1985年推出的一款32位微处理器，采用32位数据总线，32位地址总线，直接寻址能力可达4GB。
与8086相比，80386要复杂的多，因为80386的设计考虑了软件，特别市操作系统的需要，为它们提供硬件方面的支持
80486微处理器是Intel公司于1989年推出的32位微处理器。
简单从结构看上80486相当于以80386为核心，增加了高速缓存（cache）和浮点协处理器，并增加了面向多处理器的机构。
但是从程序设计的角度来看，其体系结构几乎未变，可以说是80386的翻版。
Pentium系列微处理器。
1993~2003年间Intel公司推出了“奔腾”系列微处理器。
包括：
pentium（相当于586）、PentiumPro（第六代产品）,PentiumMMX（多媒体数据和通信）、pentiumII、pentiumIII、pentium4、pentiumM（以迅驰技术为核心，支持无线技术，用于笔记本）等多个系列产品。
Core2微处理器。
2006Intel公司发布的酷睿2微处理器，起源于PentiumM微处理器框架，主要用于服务器、移动平台等。
核心类型包括：
Conroe、Allendale、Merom等。
讲授新课（30分钟）：
1.8086CPU内部结构：
执行单元和总线接口单元的主要功能、各组成部分负责的任务。
总线接口单元基本功能：
1）从内存单元中预取指令，并将其传送到指令队列缓冲器中暂存。
2）CPU执行指令时，配合执行单元从指定的内存单元或I/O端口中取出数据并传送给执行单元。
3）把执行单元的处理结果传送到指定的内存单元或I/O端口中。
执行单元基本功能：
1）从总线接口单元的指令队列缓冲器中取一个字节指令。
2）指令译码。
通过译码电路分析发出相应的控制命令。
3）算数逻辑运算。
4）提供寻址用的16位偏移地址。
2、8086CPU寄存器组织：
通用寄存器、段寄存器、地址指针和变址寄存器、指令指针和标志寄存器
通用寄存器又称为数据寄存器，可作为16位数据寄存器使用，也可作为两个8位数据寄存器使用，并且可独立寻址。
多数情况下，这些寄存器用在算术和逻辑运算指令中，用来存放算术逻辑运算的源/目的操作数。
在特殊的使用场合，AX又叫累加器，BX叫基址寄存器，CX又叫计数寄存器，DX叫数据寄存器。
段寄存器：
8086CPU将这1MB存储空间分成若干个逻辑段，每个逻辑段长度≤64KB。
并用4个16位的段寄存器分别存放各个段的起始地址（又称段基址）。
代码段寄存器CS表示当前使用的指令代码可以从该段寄存器指定的存储器段中取得，相应的偏移值则由IP提供。
堆栈段寄存器SS指定当前堆栈的底部地址。
数据段寄存器DS指示当前程序使用的数据所存区段的最低地址。
附加段寄存器ES则指出当前程序使用附加段地址的位置，该段一般用来存放原始数据或运算结果。
地址指针与变址寄存器，一般用来存放地址的偏移量（即相对于段起始地址的距离）。
其中，SP为堆栈指针，用以指出在堆栈段中当前栈顶的地址，BP为基址指址，用以指出要处理的数据在堆栈段中的基地址。
SI为源变址寄存器，用于存放源操作数的偏移地址。
DI为目的变址寄存器，用于存放目的操作数的偏移地址。
指令指针IP：
用来存放下一条要执行指令在代码段中的偏移地址。
它只有和CS相结合，才能形成指向指令存放单元的物理地址。
在程序运行中，IP的内容由BIU自动修改，使它总是指向下一条要取的指令在现行代码段中的偏移地址。
标志寄存器，16位寄存器。
用来反映CPU运算的状态特征和存放某些控制标志。
8086共使用了9个有效位。
其中6位是状态标志位，3位为控制标志位。
状态标志位是当一些指令执行后，所产生数据的一些特征的表征。
控制标志位则是可以由程序写入，以达到控制处理机状态或程序执行方式的表征。
3、除寄存器外，8086CPU其它组成单元的功能。
ALU数据总线：
16位CPU内部数据总线。
与CPU外接总线隔离。
执行单元中各部件通过该总线连接到一起。
数据暂存寄存器：
协助ALU完成运算，暂存参加运算的数据
EU控制电路：
负责从BIU的指令队列缓冲器中取指令，并对指令译码，根据指令要求向EU内部各部件发出控制命令，以完成各条指令规定的功能。
指令队列缓冲器:
总线空闲时，BIU会自动地进行预取指令操作，将所取得的指令按先后次序存入一个6字节的指令队列缓冲器，该队列缓冲器按“先进先出”的方式工作，并按顺序取到EU中执行。
操作原则：
1）指令缓冲器中存满一条指令后，执行单元就立即开始执行。
2）队列中空了2个字节时，总线接口单元会自动寻找空闲的总线周期进行预取指令操作，直到填满为止。
3）每当执行单元执行完一条转移、调用或返回指令后，都要清除指令队列缓冲器，并要求总线接口单元从心地地址开始取指令。
总线控制逻辑电路:
将CPU的内部总线和外部总线相连，是8086CPU与内存单元或I/O端口进行数据交换的必经之路。
包括16条数据总线、20条地址总线和若干条控制总线。
4.8086/8088存储器组织和I/O组织
存储组织及其寻址:
存储器空间按字节地址号顺序排列，每一字节用唯一的一个地址码标识，范围：
00000H~0FFFFFH。
实际操作时，一个变量可以是字节、字或双字。
对于字节数据，数据位数为8位，对应的字节地址可以是偶地址（地址的最低位A0=0），也可以是奇地址（A0=1）。
当存取此字节数据时，只需给出对应的实际地址即可。
对于字数据，数据位数为16位。
由连续存放的两个字节数据构成。
字的高8位字节存放在高地址，字的低8位字节存放在低地址。
字数据的地址为低位字节的地址，地址为偶地址的字称为规矩字，地址为奇地址的字称为非规矩字。
双字数据占用四个字节，用以存连续的两个字。
双字数据的地址:
在存放低位字或高位字时，高位字位于高地址，低位字位于低地址，以最低位字节地址作为它的地址。
存储器的段结构：
将1MB的存储空间分成若干个逻辑段，而4个当前逻辑的基地址设置在CPU内的4个寄存器中，即代码段寄存器CS、数据段寄存器DS、堆栈段寄存器SS和附加段寄存器ES。
逻辑段和段之间可以是连续的、分开的、部分重叠或完全重叠的。
一个程序可使用一个逻辑段或多个逻辑段。
物理地址的形成：
CPU和存储器进行数据交换时实际所使用的地址。
由段基值（段起始地址高16位）和偏移地址组成。
前者是由段寄存器给出；
后者是指存储单元所在的位置离段起始地址的偏移距离。
8086/8088的I/O组织：
利用地址总线的低16位对I/O端口寻址，可访问的8位I/O端口最多64K个。
两个编号相邻的8位端口可以组合成一个16位的端口。
小结8086/8088微处理器的内部结构、寄存器组织方式、存储器及输入输出方式、存储器的分段结构及物理地址的形成
PPT讲授
版书
8086/8088CPU由哪几个部件构成？
简述各部件的功能。
3
掌握8086/8088微处理器的引脚功能；
掌握读周期时序、写周期时序、中断响应周期、I/O总线周期空闲周期这几种典型时序；
了解最大最下模式下的基本配置。
8086/8088微处理器的引脚功能、内部时序。
8086/8088微处理器的五种典型时序。
讲授新课（40分钟）：
1、8086CPU引脚功能。
地址/数据复用总线AD0~AD15:
分时复用的地址/数据总线，具有双向、三态功能。
用于输出低16位地址A0~A15和输入/输出数据D0~D15。
T1：
输出要访问的低16位地址A0~A15。
其他时钟周期：
读周期时处于悬浮（高阻）状态；
写周期时传送数据。
地址/状态复用总线A19/S6~A16/S3:
分时复用的地址/状态线，输出、三态。
输出访问存储器的20位物理地址的最高4位地址（A19~A16），与AD15~AD0一起构成访问存储器的20位物理地址。
当CPU访问I/O端口时，A19~A16保持为“0”。
其他：
输出状态信息。
S6为0，用来指示8086CPU当前正与总线相连；
S5状态用来指示中断允许标志位IF的当前设置；
S4、S3组合指示CPU当前正在使用哪个段寄存器。
高8位数据总线允许/状态复用引脚,BHE/S7（BusHighEnable/Status）：
三态输出，低电平有效，T1时表示总线高8位AD15~AD8上的数据有效。
若=1，表示仅在数据总线AD7~AD0上传送数据。
读/写存储器或I/O端口以及中断响应时，用作选体信号，与最低位地址码A0配合，表示当前总线使用情况。
S7用来输出状态信息，暂作备用。
读信号RD（Read）：
三态、输出。
当低电平有效时，表示当前CPU正在对存储器或IO端口进行读操作。
写信号WR（Write）：
当低电平有效时，表示当前CPU正在对存储器或I/O端口进行写操作。
存储器或I/O端口选择控制信号M/IO（Memory/InputOuput）：
三态输出。
高电平表示当前CPU正在访问存储器；
低电平表示CPU当前正在访问I/O端口。
一般在前一个总线周期的T４时有效，然后在此新的总线周期中，一直保持有效电平，直至T４为止。
在DMA方式时，被悬空为高阻状态。
准备就绪信号READY：
输入，高电平有效。
READY=1时，表示CPU访问的存储器或I/O端口已准备好传送数据，马上可以进行读／写操作。
可屏蔽中断请求信号INTR（InterruptRequest）：
输入，电平触发，高电平有效。
当INTR=1时，表示外设向CPU发出中断请求，CPU在每个指令周期的最后一个T状态去采样该信号，若INTR=1且IF=1时，则CPU就会在结束当前指令后去响应中断，转去执行中断服务程序
中断响应信号INTA（InterruptAcknowledge）：
输出，低电平有效。
表示CPU响应了外设发来的INTR信号。
在中断响应周期的T２、T３、TＷ内为低电平，通知外设端口可向数据总线上放置中断类型号。
不可屏蔽中断请求信号NMI（NO-MaskableInterrupt）：
输入，上升沿触发。
此请求不受IF状态的影响，也不能用软件屏蔽。
测试信号TEST：
输入，低电平有效。
与WAIT指令配合，用于多处理器系统中，实现8086CPU与协处理器间的同步协调功能。
复位信号RESET：
RESET信号至少要保持4个时钟周期。
CPU检测到RESET为高电平信号后，停止进行操作，并将标志寄存器、段寄存器、指令指针IP和指令队列等复位到初始状态。
CPU复位后，从FFFF0H单元开始读取指令。
地址锁存允许信号ALE（AddressLatchEnable）：
输出，高电平有效。
在任何一个总线周期的T１时钟ALE端产生正脉冲，利用它的下降沿将地址信息锁存，达到地址信息与数据信息复用分时传送的目的。
数据发送/接收控制信号DT/R（DataTransmit/Receive）：
在最小模式系统中用来控制8286/8287的数据传送方向。
当=1时，则进行数据发送，即完成写操作；
当=0时，则进行数据接收，即完成读操作。
数据允许信号DEN（DataENable）：
三态输出，低电平有效。
在最小模式系统中，用作数据收发器8286/8287的选通控制信号。
在DMA方式时，为悬空状态。
总线请求信号HOLD（HoldRequest）：
通常我们把具有对总线控制能力的部件称为主控设备，当另一个主控设备需要总线控制权时，就向CPU的HOLD引脚送出一个高电平的请求信号。
总线请求响应信号HLDA（HoldAcknowledge）：
HLDA输出高电平有效时，表示CPU已响应其他部件的总线请求，通知提出请求的设备可以使用总线。
工作方式选择信号MN/MX（Minimun/Maximun）：
输入。
低电平表示CPU工作在最小方式系统；
高电平表示CPU工作在最大方式系统。
主时钟信号CLK（Clock）：
CLK时钟输入端为微处理器提供基本的定时脉冲，通常与8284时钟发生器的时钟输出端CLK相连。
时钟引脚CLK要求输入一个符合处理机芯片工作频率要求的时钟，这个时钟表最好具有33%的占空度，使处理器内获得一个最佳的工作定时。
电源线Vcc和地线GND:
8086只需单一的+5V电源，由Vcc端输入，GND是接地端。
2、最大模式下的有关引脚功能
总线周期状态信号S2、S1、S0（BusCycleStatus）：
在最大方式系统中，它用来作为总线控制器8288的输入，经译码后产生17个控制信号。
此外，最大模式时锁存地址所需的ALE，控制数据收器用的和DT/信号也由8288提供。
总线请求信号输入/总线请求允许信号输出RQ/GT0和RQ/GT1：
双向、低电平有效。
用来协调8086CPU与外部处理机对局部总线使用权的，且总是与协处理机8087和I/O处理机8089的相应端RQ/GT连接在一起。
当某个外部处理机要占用总线时，就从RQ/GT引脚向8086输出一个负脉冲，提出使用总线的申请。
总线封锁信号LOCK：
有效时，表示CPU不允许其他总线控制器占用总线。
信号是由软件设置的，为了保证8086CPU在一条指令的执行中，总线使用权不会为其他主设备所打断。
如果在某一条指令的前面加一个LOCK前缀，这条指令执行时，就会使CPU产生一个LOCK信号，直到这条指令结束为止，即它只在一条指令执行的周期内有效。
指令队列状态QS1、QS0（InstructionQueueStatus）：
输出。
作为指令队列状态的标志，当8086的EU在指令队列中取指令时，队列中的变化情况就以这两个输出位的状态编码表示出来，以便于外部其他处理机对8086内部指令队列进行跟踪。
3、最小模式和最大模式下的基本配置，要给学生讲解配置中涉及的芯片时钟发生器8284A、地址锁存器8282、总线收发器8086三个芯片的引脚图、主要功能及工作原理
最小模式是指系统中只有一个8086CPU，在这种系统中，8086CPU直接产生所有的总线控制信号。
引脚MN/MX接+5V电源时，8086/8088CPU工作方式为最小模式。
一种典型的最小模式系统的基本配置，除了8086/8088CPU外，还包括8284A时钟发生器，三片8282及两片8286总线收发器。
最大模式，是指系统中常含有两个或多个微处理器，其中一个为主处理器8086CPU，其他的处理器称为协处理器。
在最大模式工作时，控制信号是通过8288总线控制器提供的。
引脚MN/MX接地时，8086/8088工作方式为最大模式。
该模式下需要增加总线控制器8288。
8288将CPU的状态信号转换成总线命令及控制信号以及控制8282锁存器、8286总线收发器以及优先级中断控制器8259A的总线控制信号。
3、时钟周期、总线周期与指令周期的区别与联系
时钟周期：
CPU的操作是在单向时钟脉冲CLK的统一控制下进行的。
若8086CPU的时钟频率为5MHz，则时钟周期（或T状态）为200ns。
总线周期：
CPU通过总线与外部逻辑（存储器或外部设备）进行一次访问所需要的时间，8086的基本总线周线是由四个时钟周期（T1~T4）组成
指令周期：
CPU执行一条指令需要的时间，称为一个指令周期。
一个指令周期是由若干个总线周期（或机器周期）所组成。
4、8086/8088读周期时序
T1周期：
A19/S6~A16/S3和AD15~AD0构成20位地址。
在T1状态的后半部，利用ALE的下降沿将地址信息锁入8282地址锁存器中。
M/IO与DT/R则在一个总线周期结束前就变得有效，BHE/S7端输出低电平，用它作为奇存储体的选择信号。
T2周期：
输出状态信息S7~S3，直到读周期结束。
AD0~AD15悬浮高阻状态。
在T2中央时刻，DEN有效，使数据能从总线通过数据收发器8286，同时，CPU发出读信号RD，将总线上的数据读入到CPU。
T3周期：
CPU继续提供状态信息和数据，并且继续维持RD、M/IO及DT/R、DEN信号为有效电平。
若存储器或I/O端口存取数据较慢，CPU在T3时钟检测READY引脚为低电平，则需要在T3和T4间插入一个或几个TW状态。
T4周期：
T4和前一个状态交界的下降沿处，将数据总线上出现的稳定数据送入CPU中。
总线周期在T4状态中结束，故其他各控制信号和状态信号也进入无效状态。
5、8086/8088写周期时序
写周期时序由4个状态周期组成，与读周期类似。
不同的是写入存储器的数据是在T2时钟状态中放至数据总线上的，原因在于CPU不需要将地址/数据复用总线由输出变为输入方式。
6.中断响应周期
8086要求中断请求信号INTR是一个高电平信号，而且必须维持2个时钟周期的宽度。
另外，8086CPU还有软件中断和非屏蔽NMI中断，并不从外部设备读取中断类型号。
7、I/O总线周期
CPU与外设通信与CPU与存储器通信的时序几乎完全相同，不同的是：
1）M/IO线在规定的4个T周期内将呈低电平；
2）由于输入输出设备的寻址空间为64看，所以高4位地址线的输出为“0”
8、空闲周期
8086只有在CPU与存储器或外设传送指令或操作数时，才执行上述的有关总线周期。
若CPU不执行总线周期，则总线接口执行空闲周期（即一系列的T1状态）。
小结8086/8088微处理器的引脚功能、内部时序。
8086/8088微处理器的五种典型时序
1、8086/8088的两种工作模式各有何特点？
2．试简述80386的总线周期和内部时序的特点？
3．试简述80386有哪些工作模式？
各自的特点是什么？
4．相对80486，Pentium处理器采用了哪些新技术？
4
第三章地址译码技术及存储器接口，第一节I/O端口；
第二节I/O端口地址译码
掌握I/O端口的概念及端口地址的编址方式;
掌握访问I/O端口的指令;
掌握固定式端口地址译码、开关式可选端口地址译码的实现方法。
重点掌握地址译码的原则和端口地址范围的计算方法。
I/O端口的概念及端口地址的编址方式、固定式端口地址译码、开关式可选端口地址译码的实现方法。
地址译码的原则和端口地址范围的计算方法。
引入第三章（10）
为什么要研究端口地址译码和端口读写技术
1.I/O端口概述
微处理器CPU与I/O设备直接通信的地址。
实际应用中，通常把I/O接口电路中能被CPU直接访问的寄存器或某些特定器件称为端口。
2、I/O端口的两种编址方式
统一编址：
从存储空间划出一部分地址空间给I/O设备，把I/O接口中的端口当作存储器单元一样进行访问，不设置专门的I/O指令。
与地址线结合，形成一个独立的I/O空间。
优点：
使用访问存储器的指令，指令类型多，功能齐全；
给端口有较大的编址空间。
缺点：
端口占用了存储器的地址空间，使存储器容量减小；
指令长度比专门I/O指令要长，因而执行时间较长。
独立编址：
微处理器设置专门的输入/输出指令来访问端口，产生专用访问检测信号，与地址线结合，形成一个独立的I/O空间。
（1）输入/输出指令和访问存储器的指令有明显的区别，可使程序编制清晰，便于理解。
（2）使用专门的控制信号。
缺点是：
输入/输出指令类型少，一般只能对端口进行传送操作。
3、I/O端口访问指令，该部分需通过程序示例为学生讲解下列内容：
1）8086/8088如何如何采用I/O端口与累加器传送数据；
2）80286和80386I/O端口如何直接与RAM之间的传送数据；
3）C语言中的端口读/写函数；
4）运行于Windows9X环境下的VC（VisualC++）程序；
5）Win2K下VC++与VB。
4、I/O地址分配。
讲解该部分内容时应使同学了解系统主板上I/O接口芯片的端口地址、I/O扩展槽上接口控制卡地端口地址
升级会员 