activehdl教程.docx
《activehdl教程.docx》由会员分享,可在线阅读,更多相关《activehdl教程.docx(24页珍藏版)》请在冰点文库上搜索。
activehdl教程
ActiveHDL6.1使用介绍
作者:
邓旭
VHDL源代码编译
第一步:
桌面双击Active-HDL6.1图标,进入工作界面,如图。
并创立新的设计。
只有创立了新的设计,才能够运用工具中的命令。
第二步:
选择"创立一个空设计"并点击"下一步""下一步",由于我们此刻并无现成的文本输入方式,如图。
1/12
第三步:
设置设计名称和文件寄存路径。
点击下"下一步"后点击"达成"。
2/12
第四步:
设置语言输入方式(选择VHDLSOURCE)并点击"下一步",如图:
3/12
第五步:
设置源文件的名称,实体,结构体名称。
注意:
实体和结构体名称应当不同样(这是VHDL输入方式的规定,假如实体和结构体的名称同样,在编译的时候会产生逻辑杂乱,在仿真的时候,
特别是进度中敏感量同样时候,功能仿真可能没法进行),这里我们设置为"user0"和"user1"以
差别。
达成后点击"下一步"。
4/12
第六步:
输入端口名称(不单需要设置端口的名称,还需要设置端口的特征),即把我们要完
成的功能的这个程序看作是一个BLACKBOX,选择IN、OUT、BUFFER、INOUT。
这里只有MC、KC为
输入,其他的为输出,分别设置为IN、OUT即可。
并点击"达成"。
5/12
第七步:
上边设置好的端口,这里的实体已经由ACTIVE-6.1软件自动生成,只要在结构体输入
我们需要程序实现什么功能的算法就能够。
6/12
第八步:
把VHDL程序的实体和结构体部分写在对应的地点。
7/12
第九步:
编译。
在编译的过程中,就能够看到程序的算法有没有逻辑错误,或能否采纳了不规则的语法,这是第一步查验程序的操作。
操作以下:
功能仿真
第一步:
将编译经过程序设为顶层。
操作以下:
8/12
第二步:
点击工具栏第四个图标,启动仿真窗口。
并在空白处单击右键。
9/12
第三步:
给信号加激励。
这里MC=2.048MHZ(占空比为1:
2),KC=8K(占空比为1:
512)。
对着
信号单击右键。
10/12
第四步:
履行仿真命令SIMULATION-RUN,就能够看到程序的仿真波形。
接下来,就严格依据系统的要求,记录波形跳变的时间,认真剖析波形上反应的功能能否切合系统的要求。
假如不符合系统的要求,就一定回到编写源代码这一步从头改正算法,直到波形反应出来的功能符合我
们的要求为止。
(并做出一些功能上的记录,把CPLD实现的功能反应给项目主管,商议能否需
要进一步提升精度,假如能实现功能,但精度不高,也需要回到源代码的编写这一步,从头改正算法,以求更加精准的算法)。
11/12
返回开发软件专栏
[文档可能没法思虑全面,请阅读后下载,此外祝您生活快乐,工作顺利,万事如意!
]
12/12