PIE培训课程.docx
《PIE培训课程.docx》由会员分享，可在线阅读，更多相关《PIE培训课程.docx（45页珍藏版）》请在冰点文库上搜索。
PIE培训课程
PIE培训课程
1為何需要StartOxide?
3
2為何需要Zerolayer?
LaserMark?
3
3目前常用的晶片阻值為何?
換算成濃度值多少?
4
4矽原子的Latticeconstant為何?
換算成表面濃度,體積濃度各是多少?
4
5Well製程影響那些元件特性?
5
6從0.5um至0.18um製程,Well部分的製程改變為何?
其原因何在?
5
7何謂LOCOS?
Typicalprocessflow?
6
8何謂STI?
Typicalprocessflow?
6
9STI對IC製程有何影響?
可控制因子有哪些?
7
10何謂ODR?
對產品有何影響?
8
11ODRpatterndensity對STICMP有何影響?
8
12B-Clean的目的為何?
目前共有幾種B-Cleanrecipe存在FAB內?
個別的目的有何不同?
8
13何謂Epi-Wafer?
對產品有何影響?
10
14SiNCVDdep時爐管各部分的溫度別控制在什麼範圍?
為什麼如此?
10
15STI蝕刻後需檢查什麼地方以確保蝕刻正常?
這些項目在密集區何疏散區有何不同?
11
16ActivePHO（ODPHO）需檢查什麼以確保製程正確無誤?
這些項目和黃光製程的什麼參數有關?
11
17黃光區曝光機共有幾種機型?
他們各別有什麼任務?
試列表比較其特性?
12
18line和DUV分別用什麼樣式的光阻?
試列表比較各光阻特性?
14
19ODR光罩和OD光罩有何關係?
試畫圖解釋之.15
20總共有多少種光阻去除方式?
個別適用於何種情況?
16
21去除Si3N4時,為何要在熱磷酸之前加50:
1HF蝕刻?
此蝕刻時間太短有何影響?
17
22熱磷酸對Si3N4,Oxide的蝕刻率分別是多少?
蝕刻率可控制因子為何?
17
23Sacrificialoxide（SACoxide）的目的為何?
17
24VtIMP的目的為何?
對產品電性有何影響?
18
25N-wellimplant打入P31,120KeV.請估計光阻厚度最少應有多厚?
18
26請畫出Gateoxide程式"OGA0070A",溫度,氣體流量和時間的關係圖（請自行查爐管OI）18
27Gateoxide對產品影響的參數有哪些?
試描述定量一點19
28寫出FNtunneling方程式,請問0.18umGateoxidethickness從理論計算應能承受多少MV/cm@1pA漏電19
29Gateoxide成長有哪些重要考量?
20
30Gateoxide前製程B-Clean的目的為何?
其中的APMdiptime會影響什麼產品參數?
20
31Gateoxide厚度如何Monitor?
其量測誤差為何?
線上如何控制厚度保持定值?
22
32試畫圖說明爐管區測量控片厚度的位置.距離晶片中心的距離分別是多少?
22
33說明Gateoxidequality（integrity）如何量度?
解釋不同方法的優缺點（Vbd,Qbd,Tbd,Do,Yield..）23
34解釋名詞,PHOproximityeffect,Swingeffect,Exposurelatitude,BestFocus,DepthofFocus.24
35解釋名詞.Lottolot,withinlotwafertowafer,withinwafer,withinfield,withindieuniformity.請討論其重要次序26
36PHOOverlayshift的原因及現象有哪些?
其中有多少種可以經由給機台補償改善?
27
37PHOrecipe的Focus設定值往正"+"調整後PRprofile會有何影響?
往負"-"調整後PRprofile會有何影響?
27
38請列舉出任何一個產品的Poly光罩EBOlogicaloperation,並解釋其原因28
39PolyCD對產品WAT參數的影響為何?
如何決定最佳的製程CDtarget?
28
40何謂ADI,AEICDbias?
何謂DOS（designonsilicon）,DOM（designonmask）?
28
41試列表說明光罩A,B,C,D,E,F,G,Hgrade之CDtargetspec,registrationspec以及Defectspec29
42Poly蝕刻程式分成幾個步驟?
各步驟的目的為何?
29
43Poly蝕刻步驟如何Monitor?
試說明其Monitor項目及方法30
44為何需要在Poly蝕刻後量測產品上的殘留厚度?
此殘留厚度影響什麼產品特性?
30
45何謂Hotcarrier?
應如何控制或改善?
30
460.25umLOGIC的N+Gate和P+Gate的片電阻值會相差多少?
濃度相差多少?
32
47何謂Depletion?
何謂Accumulation?
測Po/NWGateoxideVbd時Poly和NW何者接到正電位?
為什麼?
33
48試算出50Agateoxide厚度的電容值大小.33
49何謂LDD,DDD,MDDimplant?
試比較他們的優缺點34
50大斜角度的Implant有何功能?
並解釋Tilt,twist和rotation動作35
51試算出"A050K300E3T00"implant條件植入Sisubstrate的Junctiondepth以及表面濃度36
52降低DeviceIoffleakage的方法有哪些?
37
53S/Dimplant製程有什麼該注意的特性?
38
54Sapcer的目的為何?
影響什麼產品特性?
38
55RPO的目的為何?
影響什麼產品特性?
39
56TisilicideC54和C49相的電阻率為何?
兩者之間有何關係?
39
57試寫出Tisilicide製程流程.並說明需注意之處39
58RTA製程如何監控?
Processwindow如何決定?
40
59試寫出NMOS在Linearregion和SaturationRegion時Id和Vd,Vg的關係式42
60何謂BPSG,BPTEOS?
在製程上有何考量?
42
61BPSGflow的目的為何?
43
62為何Flow後在ContactPHO前需作一STDclean?
43
63何謂Maragonicdry?
IPAdry?
Spindry?
43
64何謂PHOWEE?
試寫出0.22umTM8070所有CriticalLayer的WEE值44
65ILDCMP的目的為何?
需注意什麼問題?
44
66ILDCMP如何做PostClean?
44
67Pre-metaldip的目的為何?
44
68ContactIMP的目的為何?
44
69試列表比較CVD和PVD製程的差異44
70何謂IMPTi?
CollimatedTi?
其優缺點為何?
44
71如何定義StepCoverage?
45
72如何定義Flowangle?
45
73圖解說明AlignmentMark如何應用R29圖形解決AlignmentMarkMissing問題45
74何謂CVD-TiN?
PVD-TiN?
以及MOCVD-TiN,TiCl4TiN?
45
75為何Wdeposition又分成425C和450C兩種程式?
45
NewIntegrationEngineerCommonQuestionnaireandAnswercollection
1為何需要StartOxide?
Ans
ForzerolayerPHOprocess,beforePHOPRdeposition,thereneedbufferoxidetoisolatePRmaterialontouchwithSi.?
ZerolayerisdesignedbyASMLsteppersystem.
PreventthelasermarkSirecastbeingre-depositedontoSisurfacedirectly,becauseSiishydrophobiclikeandthesere-depo.Particleisveryhardtoberinseoff.
AsthefirstHIGHtemperaturecycleforH-L-Hdenudedzone（oxygenfreetreatment）.
Pre-setthesurfacecleannessconditionrightafterFabreceivedthenewwafermaterials.
ZERO-STARTWAFERSTART（PTYPE、8-12OHM/SQ）
START-OXBCLN1（22220A）SPM60/HF180/APM420/HPM180/HF0
START-OXSTARTOX（1100C；350A）
ZERO-PHOZEROPHOTO（ALIGNMENTMASKAT55DEG）
ZERO-ETCHZEROFULLYDRYETCH（OX350A+SI1200A）
ZERO-ETCHRESISTSTRIPPING（PSC）PARTIALSTRIP
ZERO-ETCHPRCARO'SSTRIP（ETCH）SPM+APM
由上表可以很明顯地看出StartOX的第一個功用，就是不希望為有機成分（C-Hbond）的光阻直接碰觸到矽晶圓表面。
在電子級的矽晶圓中，氧及碳雜質是無法完全被移除的，一般的含量約為1016cm-3左右。
除以固溶態（Solidsolution）存在外，也會以微析出物（Micro-precipitates）的形式存在於矽晶圓中。
這些絕緣的微析出物將會引致在空乏區（Depletionregion）的電力場（Fieldline）彎曲，而造成局部的電場梯度（Fieldgradient）變大，因此在較低的電壓就有可能造成接面崩潰（Junctionbreakdown）。
另一方面碳氧雜質無論是以插入（Interstitial）或替代（Substitutional）的方式固溶於矽晶圓中也容易變成佈植雜質（Dopant）或缺陷集中的中心。
StartOX的另一個用途則是在WAFERSTART刻雷射刻號時高功率雷射入射矽晶圓表面引致的融渣會在STARTOXREMOVE後被移除，不過FAB5目前是使用Soft-laser來作刻號，並不會有這個問問題。
2為何需要Zerolayer?
LaserMark?
AnsZerolayer
ASMLsteppersystemrequiresazeromarkforglobalalignmentpurpose.
ForASML300Btheoverlayspecforsinglemachineis<45nm,formated300Bmachine<75nmandfor300to200machine<95nm.TheoverlayperformanceisthebasiccharacteristicofstateofartStepper.UsezerolayerglobalalignmentmarksystemcanhelptoimprovetheOVLperformance.
（OVL156_120）2=（OVL156_0）2+（OVL120_0）2
Lasermark
Waferidentification（includeLotid,waferID）
Laser-mark是wafer在FAB內身份證明，由11碼組成：
例如：
F12345-01XX
前6碼代表LotID
第7碼為-
第8,9碼為WaferID（01~25）
第10,11碼為序號
3目前常用的晶片阻值為何?
換算成濃度值多少?
Ans
P-type,r=8~12Ω-cm,10?
2W-cm
查表:
8Ω-cm?
1.68e15cm-3,10Ω-cm?
1.34e15cm-3,12Ω-cm?
1.11e15cm-3
由resistivityandconcentration,themobilitycanbederived:
-------------------------------------------------------------
（1）
mn,mp=electronandholemobilities,respectively
n,p=electronandholeconcentrations,respectively
ConsideraresistanceoflengthL,widthWandthicknessT.
Thesheetresistanceis:
-----------------------------------
（2）
一般除SRAM產品使用n-typewafer外，LOGIC產品多是使用p-typewafer
FAB5多使用p-typewafer,sheetresistance介於8~12Ohm/square之間
由
（1）式，p-typewafer可簡化為:
---------------------------------------------------------------------（3）
mp=466.4
4矽原子的Latticeconstant為何?
換算成表面濃度,體積濃度各是多少?
Ans
SiLatticeConstant=0.543nm
每個單位晶格內有4+6*1/2+8*1/8=8個原子
體積濃度為1/（5.43*10-8）3*8=5*1022cm-3
表面濃度與晶格方向有關，（100）面的單位晶格內有1+4*1/4=2個原子
（100）面表面濃度為2/（5.43*10-8）2=6.8*1014atom-cm-2
（110）面表面濃度為4/21/2*（5.43*10-8）2=9.6*1014atom-cm-2
（111）面表面濃度為2*2/31/2*（5.43*10-8）2=7.8*1014atom-cm-2
5Well製程影響那些元件特性?
Ans
Well表面的Dopant濃度會影響：
Vt、Id、Source/DrainCapacitanceandFieldisolation。
Well中部的Dopant濃度會影響：
Punch-through。
Source,Drainbreakdownvoltage
Well底部的Dopant濃度會影響：
Latch-upandWelljunctionbreakdownvoltage。
6從0.5um至0.18um製程,Well部分的製程改變為何?
其原因何在?
Ans
0.5umLOGIC0.35umLOGIC0.30umLOGIC0.25umLOGIC0.22umLOGIC0.18umLOGIC
WaferstartWaferstartWaferstartWaferstartWaferstartWaferstart
STIdefineSTIdefineSTIdefine
NW-PHONW-PHONW-PHOPW-PHOPW-PHOPW-PHO
NW-IMPNW-IMPNW-IMPPW-IMPPW-IMPPW-IMP
NAPT-IMPNAPT-IMPNAPT-IMP
VTN-IMPVTN-IMPVTN-IMP
PW-PHOPW-PHOPW-PHONW-PHONW-PHONW-PHO
PW-IMPPW-IMPPW-IMPNW-IMPNW-IMPNW-IMP
NW-FLD-IMPNW-FLD-IMPNW-FLD-IMP
PAPT-IMPPAPT-IMPPAPT-IMP
Well-drive1100C,350AWell-drive1100C,350AWell-drive1100C,350AAnneal800C,30'Anneal800C,30'RTAAnneal1000C,10"'
ODdefineODdefineODdefine
Fox980C,5000AFox980C,4000AFox980C,4000A
Welljunctiondepth0.3um（forC030umabove）vs.0.18um（forC025umbelow）?
lateraldiffusionisamajorconsideration,especiallyforSTIprocess,thereisnoBird'sbeakanddrivethewell-wellisolationruletotighter.
Retrogradewellprocess
7何謂LOCOS?
Typicalprocessflow?
Ans
LOCOS為LocalOxidation的簡稱
在先進的積體電路製程中，可以在面積的矽表面上擠進多達數十萬的MOS電晶體，為了使電晶體與電晶體間的操作不受到對方的干擾，必需將每個積體電路上的電晶體，與其它的電晶體相隔離，避免產生短路。
在0.25um製程之前，LOCOS是被普遍使用的絕緣隔離製程，因為它非常簡單。
以下為0.30UMTPDMSRAMTechnologyLOCOSprocess的簡述
PADOXIDE（920C,110A）,因SIN與SI間的應力很大，需要一層OXIDE做為緩衝。
SINDEP（780C,1760A）
ODPHOTO
ODETCH
SACOXIDE（920C,110A）,此步驟是為了降低矽晶圓的缺陷。
SACOXIDEREMOVE（50:
1HF2.5MIN）
FIELDOXIDE（980C,4000A）
SINREMOVE（50:
1HF2MIN,H3PO450MIN）
8何謂STI?
Typicalprocessflow?
Ans
STI為ShallowTrenchIsolation的簡稱
在0.25um製程之後，STI是標準的絕緣隔離製程。
以下為0.25UMLOGICTechnologySTIprocess的簡述
PADOXIDE（920C,110A）,因SIN與SI間的應力很大，需要一層OXIDE做為緩衝。
SINDEP（1625A）
ODPHOTO
ODETCH（SIN/OX/SIETCH）
PRSTRIP
BCLEAN
LININGOXIDE（920C,350A）,此步驟是為了降低矽晶圓的缺陷及RoundingSTIcornerprofile。
HDPOXIDE（5800A）
ODRPHOTO
OXIDEETCH
OXIDECMP
SINREMOVE
BCLEAN
SACOXIDE（110A）
9STI對IC製程有何影響?
可控制因子有哪些?
Ans
Offeringsuperiorlatch-upimmunity
SmallerchannelwidthencroachmentthanLOCOSprocess.TheuseofSTIeliminatesBird'sBeakeffectfoundinLOCOS,thussmallerisolationspace
betterplanarizationisachieved
可控制因子有:
trenchdepth,trenchwidth,trenchcornerroundingangle,liningoxidethickness.
10何謂ODR?
對產品有何影響?
Ans
如第8題的附圖，在STI-HDPOXIDEDeposition後，Trench密集區的OXIDE多填入Trench內，而空曠區的OXIDE多在SIN之上，如此在後續的CMP製程將會引致不同的Polishingrate。
因此用一個ODReverseTone（簡單來看就是一個和ODPattern相反的光罩）將空曠區的OXIDE曝開再由OXIDEETCH將在SIN上的OXIDE吃掉，而使整片wafer的OXIDEdensity一致，在CMP後能得到較佳的Uniformity。
C025ODR=（ODsizing-0.4）sizing+0.2,theODpatternwilldisappearedifwidthless0.8um,thereis0.2umCDoffsetinnerfromODedgetoODRedge.
11ODRpatterndensity對STICMP有何影響?
Ans
ODRdensity愈高，CMP的etchrate會愈快，且ODRdensity也與STIdensity相關（STIdensity高，ODdensity就低，相對地ODRdensity也要增加）
PolishamountsimulationequationbyE2CMP（KA）=[OD_mask_field_ratiox（1-ODR_mask_field_ratio）]x[28.625x（OD_mask_field_ratio）-7.859]remainHDPthicknesstargetis4200A
12B-Clean的目的為何?
升级会员 