数电模拟考试题十一卷.docx
《数电模拟考试题十一卷.docx》由会员分享，可在线阅读，更多相关《数电模拟考试题十一卷.docx（70页珍藏版）》请在冰点文库上搜索。
数电模拟考试题十一卷
试题一
一、1.（93.75）10=（）16
2.写出函数F=A+（BC´+（（CD）´）´的反函数。
3.TTL集电极开路门必须外接________才能正常工作。
4.对共阳接法的发光二极管数码显示器，应采用_______电平驱动的七段显示译码器。
5．输出低电平有效的二–十进制译码器的输入为0110时,其输出端
的电平为。
6.写出J、K触发器的特性方程：
。
7.一个时序电路，在时钟作用下,状态变化是
000-010-011-001-101-110-010-011-001-101-110-010-011….，作为计数器，为_______进制计数器,还有______个偏离状态。
8.A/D转换过程是通过取样、保持、________、编码四个步骤完成的。
9.在256×4位RAM中，每个地址有_______个存储单元。
二、1．只有当决定一件事的几个条件全部不具备时，这件事才不会发生，这种逻辑关系为（）。
A.与B.与非C.或D.或非
2．与函数
相等的表达式为（）。
A．
B．
C．
D．
3．扇出系数是指逻辑门电路（）。
A.输入电压与输入电压之间的关系数
B.输出电压与输入电流之间的关系数
C.输出端带同类门的个数
D.输入端数
4．TTL与非门多余端的处理,不能将它们（）。
A.与有用输入端连在一起B.悬空
C.接正电源D.接地
5．一个8选一数据选择器的地址输入端有（）个。
A.1B.2C.3D.8
6．为实现将JK触发器转换为D触发器，应使（）。
A.J=D，K=D´B.K=D，J=D´
C.J=K=DD.J=K=D´
7．同步时序电路和异步时序电路的差异在于后者（）
A.没有触发器B.没有统一的时钟脉冲控制
C.没有稳定状态D.输出只与内部状态有关
8．四级移位寄存器,现态为0111，经右移一位后其次态为（）。
A.0011或者1011B.1111或者1110
C.1011或者1110D.0011或者1111
9．为把50HZ正弦波变换成周期性矩形波,应选用（）。
A.施密特触发器B.单稳态触发器C.多谐振荡器D.译码器
10．要构成容量为1K×8的RAM，需要（）片容量为256×4的RAM。
A.8B.4C.64D.32
三、化简逻辑函数（共10分，每题5分）
1．将函数
变换为与非式。
（本题5分）
2．函数
，画出其卡诺图并化简。
（本题5分）
四、电路分析题。
（共40分，共6小题）
1．电路如图所示,在G=0时,F=（）,当G=1时,F=（）。
（本小题6分）
B
AF1F
G
2.写出F表达式。
（本小题6分）F=
3.某逻辑门的输出与输入关系如下,写出该逻辑门的逻辑表达式。
（本小题6分）
A
B
F
F=
4.
电路如图,写出F的表达式,说明电路逻辑功能,所用器件为4选1数据选择器。
（本小题6分）
F
A
B
“1”
5.试分析下图中的计数器在M=0和M=1时各为几进制？
（本小题6分）
6.分析下图所示的时序逻辑电路：
（1）写出电路的驱动方程、状态方程和输出方程；
（2）画出电路的状态转换图；（3）指出电路能否自启动。
（本小题10分）
五、电路设计题（共20分，每题10分）
1．试用一个3线－8线译码器和适当的门电路设计一个组合逻辑电路，使其实现函数：
F（A，B，C）＝∑m（0,3,6,7）。
在下图中完成引脚接线示意图。
（本题10分）
2.集成十进制计数器74LS160逻辑符号如图，Q3为最高位,Q0为最低位。
试用两片74LS160构成100进制计数器，在已有的符号图上画出电路连线图。
（74LS160功能表如下图所示）。
（本题10分）
试题二
一、1．如果采用二进制代码为200份文件顺序编码，最少需用位。
2．和二进制数（1010.01）2等值的十进制数为。
3．二进制数（+0000110）2的原码为、反码为补码为。
4．逻辑函数式A⊕0的值为。
5．逻辑函数式Y=A′BC′+AC′+B′C的最小项之和的形式为。
6.组合逻辑电路的特点是。
7．若存储器的容量为512K×8位，则地址代码应取位。
8．D/A转换器的主要技术指标是转换精度和。
二、1．逻辑代数中的三种基本运算指（）。
（a）加、减运算（b）乘、除运算（c）与、或、非运算（d）优先级运算
2．若两个逻辑式相等，则它们的对偶式（）。
（a）不一定相等（b）可能为0（c）可能为1（d）一定相等
3.正逻辑的高电平表示为（）。
（a）0（b）1（c）原变量（d）反变量
4．三态门电路的输出可以为高电平、低电平及（）。
（a）0（b）1（c）高阻态（d）导通状态
5．随着计数脉冲的不断输入而作递增计数的计数器称为（）。
（a）加法计数器（b）减法计数器（c）可逆计数器（d）加/减计数器
三、分析题（每小题10分，共40分）
1．已知逻辑函数Y1和Y2的真值表如表1所示，试写出Y1和Y2的逻辑函数式。
表1
2．分析图1所示时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图和时序图。
图1
3．写出如图2组合逻辑电路输出的最简与或式：
图2
4．
由两个三态门组成的逻辑电路如图3所示，试分析其逻辑功能。
图3
四、连电路、画波形（每小题10分，共20分）
1．如图4，用555定时器接成多谐振荡电路。
图4
2．若反相输出的施密特触发器输入信号波形如图5所示，试画出输出信号的波形。
施密特触发器的转换电平VT+、VT-已在输入信号波形图上标出。
图5
3．如图6，将JK触发器转换为D触发器。
五、设计题（每小题10分，共20分）
1．试用3线---8线译码器74LS138和必要的门电路产生如下多输出逻辑函数，并画出逻辑原理图。
74LS138的功能表见附表1。
Y1=AB+A′C
Y2=A′C′+AB′C+BC
Y3=B′C′+A′BC
2．已知4位同步二进制计数器74LS161的功能表如表2所示，试由它构成12进制计数器。
要求写出设计原理及画出逻辑原理图。
可以附加必要的逻辑门电路。
附表13线——8线译码器74LS138的功能表
表24位同步二进制计数器74LS161的功能表
试题三
一1．寻址容量为2K×8的RAM需要根地址线。
2．（-42）10的反码为；（+42）10的补码为。
（用8位二进制表示）
3．图
（1）为8线-3线优先编码器，优先权最高的是，当同时输入
、
时，输出
=。
4．一个8位D/A转换器的最小输出电压增量为0.02V，当输入代码为10000111时，输出电压为。
5．Y=
：
在条件下，可能存在型冒险。
6．（84）10=（）2=（）16=（）8421BCD码
7．A⊕1=；A⊕0=。
8．对n个变量来说，最小项共有个；所有的最小项之和恒为。
9．用TTL门电路驱动CMOS门电路必须考虑问题。
10．已知施密特触发器的电压传输特性曲线如图
（2）所示：
图
（1）图
（2）
则该施密特触发器的UT+=、UT-=、ΔUT=；
是（同相还是反相）施密特触发器。
二、判断题（对的打√，错的打×；每小题1分，共10分）：
（）1、对于或门、或非门电路不用的输入端都可以通过一个电阻接地。
（）2、转换精度和转换速度是衡量ADC和DAC性能优劣的主要标志。
（）3、把一个5进制计数器与一个10进制计数器级联可得到15
进制计数器。
（）4、优先编码器只对同时输入的信号中的优先级别最高的一个信号编码。
（）5、若逐次逼近型ADC的输出为8位，设时钟脉冲频率为1MHz，则完成一
次转换操作需要8us。
（）6、施密特触发器的回差越大，电路的抗干扰能力超强，但电路的触发灵敏度
将越低。
（）7、数值比较器、寄存器都是组合逻辑电路。
（）8、若TTL门电路和CMOS门电路的电源电压都为5V，则它们的输出电压幅
度也相等。
（）9、双积分ADC具有抗干扰能力强、稳定性好，但转换速度慢的特点。
（）10、单稳态触发器的分辨时间Td，由外加触发脉冲决定。
1．若将一个JK触发器变成一位二进制计数器，则（）。
（1）J=K=0
（2）J=0、K=1（3）J=1、K=0（4）J=K=1
2．有一组合逻辑电路，包含7个输入变量，7个输出函数，用一个PROM实现时应采用的规格是（）。
（1）64⨯8
（2）256⨯4（3）256⨯8（4）1024⨯8
3．在异步六进制加法计数器中，若输入CP脉冲的频率为36kHz，则进位输出CO的频率为（）。
（1）18kHz
（2）9kHz（3）6kHz（4）4kHz
4．要构成容量为1K×8的RAM，需要（）片容量为256×4的RAM。
（1）4
（2）8（3）16（4）32
5．若某模拟输入信号含有200Hz、600Hz、1KHz、3KHz等频率的信号，则该ADC电路的采样频率应大于等于（）。
（1）400Hz
（2）1.2KHz（3）2KHz（4）6KHz
6．N个触发器可以构成能寄存（）位二进制数码的寄存器。
（1）N-1
（2）N（3）N+1（4）2N
7．时钟为1MHz的移位寄存器，串行输入数据经8us后到达串行输出端，则该寄存器的位数为（）。
（1）3
（2）4（3）5（4）6
8．若接通电源后能自动产生周期性的矩形脉冲信号，则可选择（）。
（1）施密特触发器2）单稳态触发器（3）多谐振荡器（4）T’触发器
9．一个四位二进制加法计数器的起始值为0110，经过30个时钟脉冲作用之后的值为（）。
（1）0100
（2）0101（3）0110（4）0111
10．正逻辑的“0”表示（）。
（1）0V
（2）+5V（3）高电平（4）低电平
四、化简下列函数（每小题3分，共6分）：
（1）F1（A，B，C）=
（2）F2（A，B，C，D）=Σm（0，2，6，7，8）+Σd（10，11，12，13，14，15）
五、写出图（3）所示电路的输出表达式（每小题3分，共6分）：
图（3a）图（3b）
六、分析题（12分）
1．（6分）试分析图（4）所示电路为几进制计数器，且画出状态转换图。
（74LS161的功能表见附录）
图（4）
2．（6分）试写出图（5）电路L的逻辑函数式，且说明电路的功能。
（74LS153：
4选1数据选择器）
图（5）
七、电路如图（6）所示。
设各触发器的初态为0，试写出电路的驱动方程、状态方程和Z的输出方程；画出CP脉冲作用下Q1、Q2和Z端的输出波形。
（12分）
图（6）
八、设计题（24分）：
1．（12分）设计一个三人表决电路，规定必须有两人以上同意时提案方可通过。
试用3线-8线译码器（74LS138）和门电路实现。
2．（6分）试利用复位端
将同步十进制计数器74LS160接成六进制计数器。
且画出状态转换图。
3．（6分）试用555定时器设计一个单稳态触发器，要求输出脉冲宽度为11ms。
（设电阻为10KΩ）
附录：
74LS161、74LS160功能表（161为十六进制、160为十进制）：
输入
输出
ETEPCP
D3D2D1D0
Q3Q2Q1Q0
0××××
××××
0000
10××↑
dcba
dcba
110××
××××
保持
11×0×
××××
保持
1111↑
××××
计数
试题四
一1、（1011.101）2=（）10=（）16。
2、已知函数
，则F的与非-与非表达式为（），与或非表达式为（）。
3、n个变量可构成（）个最小项，变量的每组取值可使（）
个最小项值为1。
4、OC门工作时的条件是（）。
5、对于JK触发器，若
，则可构成（）触发器；若
，则可构成（）触发器。
二、选择题（每题2分，共30分）
（1-10为单项选择题）
1、函数
与
（ ）
A、互为反函数B、互为对偶式C、相等D、以上都不对
2、硅二极管导通和截止的条件是（ ）
A、VＤ＞0.7V VＤ＜0.5V B、VＤ＞0.5V ＶＤ＜0.7V
C、VＤ＞0.7V VＤ＜0.7VD、VＤ＞0.5V VＤ＜0.5V
3、标准与或式是由（ ）构成的逻辑表达式
A、最大项之和B、最小项之积
C、最大项之积 D、最小项之和
4、为实现F=ABCD，下列电路接法正确的是（）
ABCD
5、下列电路中属于组合逻辑电路的是（）
A、触发器B、计数器C、数据选择器D、寄存器
6、RS触发器的约束条件是（）
A、RS=0B、R+S=1C、RS=1D、R+S=0
7、用触发器设计一个17进制的计数器所需触发器的数目是（）
A、2B、3C、4D、5
8、多谐振荡器可产生的波形是（）
A、正弦波B、矩形脉冲C、三角波D、锯齿波
9、要构成容量为4Kx8的RAM，需容量为256x4的RAM（）
A、2个B、4个C、32个D、8个
10、下来不属于模数转换步骤的是（）
A、采样B、保持C、滤波D、编码
（11-15为多项选择题）
11、下列说法中不正确的是（）
A、已知逻辑函数A+B=AB，则A=B
B、已知逻辑函数A+B=A+C，则B=C
C、已知逻辑函数AB=AC，则B=C
D、已知逻辑函数A+B=A，则B=1
12、以下代码中为无权码的是（）
A、8421BCD码B、余三码C、格雷码D、5421码
13、TTL与非门的输入端悬空时相当于输入为（）
A、逻辑1B、逻辑0C、高电平D、低电平
14、D/A转换器主要的技术指标有（）
A、分辨率B、转换误差C、转换精度D、转换速度
15、存储器的扩展方式有（）
A、位扩展B、字扩展C、字节扩展D、双字扩展
三、计算题（共10分）
1、用卡诺图化简逻辑函数
F（A，B，C，D）=Σ（0，6，8，13，14）+d（2,4,10）
求出最简与或式（5分）
2、用公式化简法化简下列逻辑函数为最简与或形式
（5分）
四、分析题（每题6分，共30分）
1、分析图示逻辑电路，要求：
（1）写出函数的逻辑表达式，
（2）列出真值表，（3）分析电路功能。
（6分）
2、触发器电路如图所示，写出电路驱动方程和状态方程，并画出Q0和Q1的输出波形，假设初始状态为Q0=Q1=0（6分）
3、写出如下电路的输出Z，74HC153是双四选一数据选择器。
（6分）
4、写出如下电路的状态方程和驱动方程，画出状态转换图。
（6分）
5、已知反相输出的施密特触发器的正向域值电压为VT+=3V，负向域值电压为VT-=1.5V，电压输入端VI波形如下，请在下图画出输出端Vo的波形。
（本题6分）
五、设计题（每题10分，共20分）
1、用74LS138和与非门设计函数
Y1=AB+AC+BC
Y2=（A+B）（A+C）（10分）
2.同步十六进制计数器的逻辑符号如图,功能表如下,Q3为最高位，Q0为最低位。
利用置零端
实现84进制计数器，在下图中画出电路接线图。
（注：
可以采用门电路）（10分）
试题五
一1、（12.7）10=（）2（小数点后面取4位有效数字）=（）16
2、如图所示的可编程逻辑阵列电路中，Y1=（），Y2=（）。
3、TS门输出的三种状态为______、_______、________。
4、对于JK触发器，若
，则构成（）触发器，若
=1，则构成（）触发器。
5、若ROM具有10条地址线和8条数据线，则存储容量为（）位，可以存储（）字节。
二、选择题（每题2分，共30分）
（1-10为单项选择题）
1、对TTL门电路，如果输入端悬空则其等效为（）
A、逻辑1B、逻辑0C、接地D、任意选择
2、n个变量可以构成（ ）个最小项
A、n B、2n C、2n D、2n＋１
3、8位DAC转换器，设转换系数k=0.05,数字01000001转换后的电压值为（ ）V。
A、0.05B、3.25C、6.45D、0.4
4、标准与或式是由（ ）构成的逻辑表达式
A、最大项之和 B、最小项之积
C、最大项之积 D、最小项之和
5、逻辑函数F（A,B,C）=∑m（1,2,3,6）;G（A,B,C）=∑m（0,2,3,4,5,7）则F和G相“与”的结果是（）。
A、m2+m3B、1C、
D、A+B
6、下列电路中属于组合逻辑电路的是（）
A、触发器B、计数器C、数据选择器D、寄存器
7、RS触发器的约束条件是（）
A、RS=0B、R+S=1C、RS=1D、R+S=0
8、要构成容量为4Kx8的RAM，需容量为256x4的RAM（）
A、2个B、4个C、32个D、8个
9、四位的移位寄存器,现态为0111,经右移一位后其次态为（）
A.0011或者1011B.1111或者1110
C.1011或者1110D.0011或者1111
10、5个触发器构成的计数器最大的计数值为（ ）
A、5B、10C、32D、25
（11-15为多项选择题）
11、已知
，下列结果正确的是（）
A、
B、
C、
D、
12、欲使JK触发器按Qn+1=Qn工作，可使JK触发器的输入端为以下哪几种情况？
（）
A、J=K=0B、J=Q,K=
C、J=
K=QD、J=Q,K=0
13、关于PROM和PAL的结构，以下叙述正确的是（）
A、PROM的与阵列固定，不可编程
B、PROM与阵列、或阵列均不可编程
C、PAL与阵列、或阵列均可编程
D、PAL的与阵列可编程
14、下列属于模数转换步骤的是（）
A、采样B、滤波C、保持D、量化
15、D/A转换的主要技术指标有（）
A、分辨率B、转换精度C、转换误差D、转换速度
三、计算题（每题5分，共10分）
1、用公式化简法化简下列逻辑函数为最简与或形式
（5分）
2、用卡诺图化简法将下列函数化简为最简与或形式
F（A，B，C，D）=Σm（1，2，6，9，10，15）
+d（0，4，8，12）（8分）
四、分析题1、写出如图所示电路的输出Y1、Y2的逻辑函数式。
（6分）
2、由74LS161组成的电路如图所示，分析电路（6分）
（1）画出电路的状态转换图（Q3Q2Q1Q0）；
（2）分析电路的功能。
（74161的功能见表）
3、分析时序电路，要求通过分析列出驱动方程、状态方程并画出状态转移图，验证是否具备自启动特性。
设Q2Q1Q0的初态为001。
（10分）
4、用555定时器构成多谐振荡器的电路如下，根据输入电压波形画出输出电压波形。
5、触发器电路如图所示，写出电路驱动方程和状态方程，并画出Q0和Q1的输出波形，假设初始状态为Q0=Q1=0（6分）
六、设计（20分）
1、试设计一个检测电路。
该电路的输入是一位8421BCD码。
当输入的8421BCD码所对应的十进制数符能被5整除时，输出为1，否则输出为0。
用与非门实现。
（10分）
2、举重比赛中有A、B、C三名裁判，A为主裁，当两名或两名以上裁判（必须包括A在内）认为运动员上举杠铃合格，才能认为成功。
（10分）
（1）要求列真值表用与非门电路设计该逻辑电路。
（2）用四选一数据选择器配合适当的门电路设计该逻辑电路。
试题六
1．（47.5）10=（）2=（）16=（）8421BCD码。
2．十进制数-14的反码为；补码为。
3．数字电路中，存在回差电压的电路是。
4．n个变量的最小项共有个，所有最小项之和为。
5．有一编码器其输入端是8个，则其输出端为。
6．一个8位数的D/A它的分辨率是。
7．写出下列触发器特性方程：
SR触发器；JK触发器。
8．三个JK触发器构成计数器，其最多有效状态为个；若要组成十进制计数器，则需要个触发器，它的无效状态有个。
二、判断题：
（）1、OC门和三态门均可实现“线与”功能。
（）2、余3码=8421BCD码+0011。
（）3、时序电路和组合电路都具有记忆性。
（）4、一个模为2n的计数器也是一个2n进制的分频器。
（）5、最基本的数字逻辑关系是与非和或非。
（）6、计数器和数字比较器同属于时序逻辑电路。
（）7、移位寄存器必须是同步的时序逻辑电路。
（）8、由N个触发器组成的寄存器只能寄存N个数码。
（）9、TTL反相器输入端悬空时，输出端为高电平。
（）10、RAM是只读存储器的简称。
三、单选题1.可编程阵列逻辑PAL，其与逻辑阵列是（），或逻辑阵列是（）。
（A）可编程；（B）固定；（C）不确定。
2．下列所示触发器中属下降沿触发的是（）。
（A）（B）（C）
3．如右图所示CMOS电路，其逻辑功能是（）。
（A）CMOS异或门；
（B）CMOS与非门；
（C）CMOS或非门。
4．十六路数据选择器应有（）选择控制端。
（A）2；（B）4；（C）6；（D）8。
5．如右图真值表，B、C为输入变量，则输入与输出变量是（）。
B
C
F
0
0
1
1
0
1
0
1
1
0
0
1
（A）同或门；（B）异或门；（C）或非门。
6．在逻辑代数式F=A⊕B中，若B=1，则F=（）。
（A）F=0；
（B）F=A；
（C）F=A＇。
7．如右图电路完成的是（）功能。
（A）计数器；
（B）左移移位寄存器；
（C）右移移位寄存器。
8．有一计数器，其状态转换图如下所示，则该计数器（）。
（A）能自启动；（B）不能自启动；（C）不好判断。
9．如右图所示电路其输出F=（）。
（A）（AB）＇+（CD
升级会员 