基于FPGA的DDS仿真与设计Word文件下载.docx
《基于FPGA的DDS仿真与设计Word文件下载.docx》由会员分享，可在线阅读，更多相关《基于FPGA的DDS仿真与设计Word文件下载.docx（27页珍藏版）》请在冰点文库上搜索。
直接数字频率合成（DirectDigitalFrequen2cySynthesis,DDS）是把一系列数据量形式的信号通过D/A转换器转换成模拟量形式的信号合成技术。
目前在高频领域中,利用FPGA来设计符合自己需要的DDS系统就是一个很好的解决方法。
正文：
第一章绪论
1.1、DDS引言
频率合成技术是将一个（或多个）基准频率变换成另一个（或多个）合乎质量要求的所需频率的技术。
在通信、雷达、导航、电子侦察、干扰等众多领域都有应用。
1971年3月美国学者J.Tierncy，C.M.Rader和B.Gold首次提出了直接数字频率合成（DDS—DirectDigitalSynthesis）技术。
这是一种从相位概念出发直接合成所需要的波形的新的全数字频率合成技术。
同传统的频率合成技术相比，DDS技术具有极高的频率分辨率、极快的变频速度，变频相位连续、相位噪声低，易于功能扩展和全数字化便于集成，容易实现对输出信号的多种调制等优点，满足了现代电子系统的许多要求，因此得到了迅速的发展。
1.2、直接数字合成器的概念及其发展
随着通信、数字电视、卫星定位、航空航天和遥控遥测技术的不断发展，对频率源的频率稳定度、频谱纯度、频率范围和输出频率个数的要求越来越高。
为了提高频率稳定度，经常采用晶体振荡器等方法来解决，但它不能满足频率个数多的要求，因此，目前大量采用频率合成技术—DDS即DirectDigitalSynthesizer，中文名称是直接数字合成器，是一种新型的频率合成技术，具有较高的频率分辨率，可以实现快速的频率切换，并且在改变时能够保持相位的连续，很容易实现频率、相位和幅度的数控调制，以其使用方便和品路分辨率高等优点，在现代通信领域得到越来越广泛的应用。
用VHDL语言对DDS进行功能描述，方便在不同的实现方式下移植和修改参数，因而逐步成为DDS设计主流，而且在Alter公司开发的Maxplus2中，不仅提供了方便的VHDL编译和综合平台，还集成了可供程序对应下载的FPGA器件等大量芯片，大大缩短了DDS的设计和开发周期。
它是现代通信系统必不可少的关键电路，广泛应用于数字通信、卫星通信、雷达、导航、航天航空、遥控遥测以及高速仪器仪表灯领域。
1.3、DDS技术在国内研究状况及其发展趋势
频率合成器的技术复杂度很高，经过了直接合成模拟频率综合器、锁相式频率综合器、直接数字式频率综合器（DDS）三个发展阶段。
目前，在我国，各种无限系统中使用的品路合成器普遍采用锁相式频率综合器，通过CPU控制，课获得不同的频点。
锁相式频率综合器含有参考振荡器与分频器、可控分频器、压控振荡器及鉴相器、前置分频器等功能单元。
频率合成器的最终发展方向是锁相式频率综合器、双环或多环锁相式频率合成器、DDS频率合成器，以及PPL加DDS混合式频率合成器。
因此，锁相式频率综合器和直接数字式频率综合器收到了国内各界关注，并得到了迅猛发展。
基于DDS波形产生的应用现阶段主要在两个方面：
1.设计通讯系统需要灵活的和极好的相噪，极低的失真性能的频率源，它通常选用DDS综合它的光谱性能和频率调谐方案。
2.作为选择地，许多工业和医学应用DDS作为可编程波形发生器。
因为DDS是数字可编程，它的相位和频率在不改变外围成分的情况下能很容易地改变，而传统的基于模拟编程产生波形的情况下要改变外围成分。
DDS允许频率的实时调整去定位参考频率或者补偿温度漂移。
1.4、频率合成器种类与技术发展趋势
种类：
直接模拟合成法、锁相环合成法、直接数字合成法
发展：
直接模拟合成法利用倍频、分频、混频及滤波，从单一或几个参数频率中产生多个所需的频率。
锁相环合成法通过锁相环完成频率的加、减、乘、除运算。
1.5、DDS优势
如今在价格方面有竞争力的，高性能，功能集成的DDS芯片在通讯系统和传感应用方面已经变得非常常见了。
它吸引工程师的优势主要包括：
数字控制微调频率调谐和轻微程度相位调制能力。
极快速度调谐输出频率（相位）
DDS的数字体系结构取消了像传统模拟合成方案那样的手动调谐和温度补偿的不方便，DDS的数字控制结构外围使系统的远程控制更为方便，在处理器控制下达到最优化。
1.6、课题主要研究内容和设计要求
本课题设计研究的主要内容就是基于FPGA的DDS仿真设计，在QuartusⅡ的基础上，运用VHDL的编程来实现各大模块，并对其进行实现和仿真。
第一章是简单的介绍了一下DDS的概念、现状、内容和发展前景；
第二章是对DDS所采用的辅助工具的介绍；
第三章是对DDS工作原理和主要特点的介绍；
第四章是用VHDL来编程实现和仿真，第五章是最后的总结心得及附录。
第二章超大规模集成电路设计介绍
2.1、引言
随着大规模集成电路技术和计算机技术的不断发展，在涉及通信、国防、航天、医学、工业自动化、计算机应用、仪器仪表等领域的电子系统设计工作中，EDA技术的含量正以惊人的速度上升；
电子类的高新技术项目的开发也逾益依赖于EDA技术的应用，即使是普通的电子产品的开发，EDA技术也常常使产品的开发周期大为缩减、性能价格比大幅提高。
不言而喻，EDA技术将迅速成为电子设计领域中的及其重要的组成部分。
2.1.1、EDA技术的含义及特点
EDA（ElectronicDesignAutomation，电子系统设计自动化）技术是20世纪90年代初从CAD（计算机辅助设计）、CAM（计算机辅助制造）、CAT（计算机辅助测试）、CAE（计算机辅助工程）的概念发展而来的。
现代EDA技术就是以让计算机为工具，在EDA软件平台上，根据硬件描述语言HDL完成的设计文件，能自动地完成用软件方式描述的电子系统到硬件系统的逻辑编译、逻辑化简、逻辑分割、逻辑综合及优化、布局布线、逻辑仿真，直至完成对于特定目标芯片的适配编译、逻辑映射和编程下载等工作。
可见，利用EDA技术进行电子系统的设计，具有以下几个特点：
1）用软件的方式设计硬件；
2）用软件方式设计的系统到硬件系统的转换是由有关的开发软件自动完成的；
3）采用自顶向下（top—down）的设计方法；
4）设计过程中可用有关软件进行各种仿真；
5）系统可现场编程，在线升级；
6）整个系统可集成在一个芯片上，体积小、功耗低、可靠性高。
因此，EDA代表了当今电子设计技术的最新发展方向。
2.1.2、EDA技术的主要内容
EDA技术涉及面很广，内容丰富，从教学和使用的角度看，主要应掌握如下四个方面的内容：
1）大规模可编程逻辑器件；
2）硬件描述语言；
3）软件开发工具；
4）实验开发系统。
其中，大规模可编程逻辑器件是利用EDA技术进行电子系统设计的载体，硬件描述语言是利用EDA技术进行电子系统设计的主要表达手段，软件开发工具是利用EDA技术进行电子系统设计的智能化的自动设计工具，实验开发系统则是利用EDA技术进行电子系统设计的下载工具及硬件验证工具。
2.2、可编程逻辑器件FPGA
PLD（ProgrammableLogicDevice，可编程逻辑器件）是一种由用户编程以实现某种逻辑功能的新型逻辑器件。
FPGA和CPLD分别是现场可编程门阵列和复杂可编程逻辑器件的简称，两者的功能基本相同，只是实现原理略有不同，生于20世纪70年代。
自问世以来，PLD经历了从PROM（ProgrammableRead—OnlyMemory,可编程序的只读存储器）、PLA（ProgrammableLogicArray,可编程序逻辑阵列）、PAL（ProgrammableArrayLogic,可编程序阵列逻辑）、GAL（GenericArrayLogic，通用阵列逻辑）到FPGA、ispLSI（insystemprogrammablelargescaleintegration，在系统可编程大规模集成电路）等高密度PLD的发展过程。
与中小规模通用型集成电路相比，用PLD实现数字系统，有集成度高、速度快、功耗低、可靠性高等优点。
与大规模专用集成电路相比，用PLD实现数字系统，有研制周期短、先期投资少、无风险、修改逻辑设计方便、小批量生产成本低等优势。
PLD是电子设计领域中最具活力和发展前途的一项技术，PLD能完成任何数字器件的功能。
FPGA是20世纪80年代中期，美国Altera公司推出的一种现场可编程门阵列，其结构主要分为三部分：
可编程逻辑单元、可编程输入输出单元和可编程连线部分。
FPGA器件采用逻辑单元阵列结构和静态随机存取存储器工艺，设计灵活，集成度高，可利用计算机辅助设计，绘出实现用户逻辑原理图、逻辑布尔方程或用硬件描述语言等方式设计输入；
然后经一系列转换程序、自动布局布线、模拟仿真的过程；
最后生成配置FPGA器件的数据文件，对FPGA器件初始化。
这样实现了满足用户要求的专用集成电路，真正达到了用户自行设计、自行研制和自行生产集成电路的目的。
由此设计的DDS电路简单,性能稳定,也基本能满足绝大多数通信系统的使用要求。
概括来说，FPGA器件具有下列优点：
高密度、高效率、系列化、标准化、小型化、多功能、低功耗、低成本、设计灵活方便，可缩短研制周期，可无限次反复编程，并可现场模拟调试验证。
基于上述的优点，本设计采用FPGA芯片作为平台，这样可以把整个系统下载到一块芯片之中，实现了所谓的片上系统，从而大大缩小了体积，便于工程人员的管理和屏蔽外界干扰。
2.3、硬件描述语言（HDL）
硬件描述语言（HDL）是相对于一般的计算机软件语言如C、Pascal而言的。
HDL是用于设计硬件电子系统的计算机语言，它描述电子系统的逻辑功能，电路结构和连接方式。
HDL具有与具体硬件电路无关和与设计平台无关的特性，并且具有良好的电路行为描述和系统描述的能力，并在语言易读性和层次化结构化设计方面，表现了强大的生命力和应用潜力。
用HDL进行电子系统设计的一个很大的优点是设计者可以专心致力于其功能的实现，而不需要对不影响功能的与工艺有关的因素花费过多的时间和精力。
就FPGA/CPLD开发来说，比较常用和流行的HDL主要有VHDL，VerilogHDL，ABEL，AHDL，SystemVerilog和SysternC。
有专家认为，在新的世纪中，VHDL与VerilogHDL语言将承担起大部分的数字系统设计任务。
2.3.1、VHDL简介
VHDL语言的英文全名是VeryHighSpeedIntegratedCircuitHardwareDescriptionLanguage，即超高速集成电路硬件描述语言，是一种全方位的硬件描述语言，具有极强的描述能力，能支持系统行为级、寄存器传输级和逻辑门级三个不同层次的设计，因此在实际应用中越来越广泛。
HDL发展的技术源头是：
在HDL形成发展之前，已有了许多程序设计语言，如汇编、C、Pascal、Fortran、Prolog等。
这些语言运行在不同硬件平台和不同的操作环境中，它们适合于描述过程和算法，不适合作硬件描述。
CAD的出现，使人们可以利用计算机进行建筑、服装等行业的辅助设计，电子辅助设计也同步发展起来。
在从CAD工具到EDA工具的进化过程中，电子设计工具的人机界面能力越来越高。
在利用EDA工具进行电子设计时，逻辑图、分立电子原件作为整个越来越复杂的电子系统的设计已不适应。
2.3.2、VHDL的主要特点
作为硬件描述语言的第一个国际标准，VHDL具有很强的可移植性：
1】具有丰富的模拟仿真语句和库函数，随时可对设计进行仿真模拟，因而能将设计中逻辑上的错误消灭在组装之前，在大系统的设计早期就能查验设计系统功能的可行性；
2】设计层次较高，用于较复杂的计算时能尽早发现存在的问题，从而缩短设计周期；
3】VHDL的设计不依赖于特定的器件，方便了工艺的转换；
支持大规模设计的分解和已有设计的再利用；
4】对于用VHDL完成的一个确定的设计，可以利用EDA工具进行逻辑综合和优化，并自动地把VHDL描述设计转变成门级网表；
2.3.3、VHDL语言的优势
常用的硬件描述性语言有VHDL、Verilog和ABEL语言。
VHDL语言起源于美国国防部的VHSIC，VHDL是一种高级描述语言，适用于行为级和RTL级的描述相对与Verilog语言和ABEL语言这些较低一级的适合描述门级电路的描述性语言而言，其具有以下的优点：
1、设计方法灵活、支持广泛
VHDL语言可以支持自顶至下（Top—Down）和基于库（Library—Based）的设计方法，而且还支持同步电路、异步电路、FPGA以及其他随机电路的设计。
2、系统硬件描述能力强
VHDL语言具有多层次描述系统硬件功能的能力，可以从系统的框图直到门级电路。
另外，高层次的行为描述可以与低层次的RTL描述和结构描述混合使用。
3、VHDL语言描述与工艺不发生关系
在用VHDL语言设计系统硬件时，没有嵌入工艺信息。
采用VHDL语言的设计，当门级或门级以上层次的描述通过仿真检验以后，再用相应的工具将设计映射成不同的工艺（如MOS、CMOS等）。
这样，在工艺变更时，只要改变相应的映射工具就行了。
4、VHDL语言标准、规范，易于共享和复用
由于VHDL语言已成为一种IEEE的工业标准，这样，设计成果便于复用和交流，反过来也更进一步推动VHDL语言的推广及完善。
基于上述的特点，可知VHDL语言可读性好，又能被计算机识别。
VHDL语言中设计实体、程序包、设计库，为设计人员重复利用已有的设计提供了诸多技术手段。
可重复利用他人的IP（IntelligenceProperty）模块和软核（SoftCore）也是VHDL的另一特色，许多设计不必每次都从头再来，只要在更高层次上把IP模块组合起来，就能达到事半功倍的效果。
因此本设计采用VHDL语言设计一个完善的HDB3码编、译码器。
2.4、软件开发工具
Altera公司开发的MaxplusⅡ和QuartusⅡ都是曾经最优秀的PLD开发平台之一，适合开发早期的中小规模PLD/FPGA，使用者众多。
目前Altera已经停止开发MaxplusⅡ，而转向QuartusⅡ软件平台。
Xilinx公司开发的Foundation和ISE是Xilinx公司上一代的PLD开发软件，目前Xilinx公司已经停止开发Foundation，转向ISE软件平台，现在的ISE是公司目前主体的PLD/FPGA开发软件。
Lattice公司开发了ispDesignEXPERT和ispLEVER。
前者是Lattice公司的PLD开发软件，目前最新软件改名为：
ispLEVER。
这个软件是最新一代的PLD集成开发软件，取代了ispEXPERT，成为PLD/FPGA设计的主要工具。
第三章DDS工作原理和主要特点
DDS实现频率合成的原理主要是通过查找表的方式来进行的。
如下图：
图1中的存储表中存储了一个周期的波形采样值的ROM（如：
要产生正弦波时，存储表中存储的就是一个周期的正弦波的采样值）。
当周期地给出特定地址后，ROM就输出相应的采样值。
输入DDS的频率字和一确定的相位值是相对应的，在相位累加器的累加下产生所需要的地址。
因为输入ROM的地址是周期重复的，输出的采样值经过D/A和滤波器后就得到和输入频率字唯一对应的频率的周期波形。
因此只要给出一定范围的频率字就可以得到一定范围的周期波形，从而达到产生特定信号的功能。
3.1、DDS的基本工作原理
3.1.1、DDS采样量化
DDS是一种从相位概念出发直接合成所需波形的数字频率合成技术。
与传统的频率合成技术相比，DDS技术具有很高的频率分辨率，可以实现快速的频率变化，并且在频率改变时能保持相位连续，容易实现对信号频率、相位的多种调制，易于功能扩展和数字化集成等优点，满足了现代电子系统的许多要求。
随着数字技术的飞速发展，DDS正逐步取代PLL锁相环，得到越来越广泛的应用。
正弦信号可以用下式来描述：
式
（1）中的时间t是连续的，为了用数字方式实现，必须进行离散化处理。
用周期为Telk的基准时钟对信号进行采样和量化。
如图2所示：
采样周期为Tdk采样频率Fclk=1/Tclk。
不难看出，连续两次采样之间的相位增量
将整个周期分成2^N份，则相位的量化单位
。
若
，代入式
（2）可得
更一般的情况是
为S的M倍，即可得到输出信号的频率；
M称为频率控制字（tuningword）。
由式（3）可见，M决定了输出信号的频率，且两者是简单的线性关系。
可以看出，当采样频率一定时，通过控制两次连续采样之间的相位离散波形序列的频率：
M经保持和滤波后，可唯一地恢复出此频率的模拟信号。
图1是DDS的原理图。
相位累加器可在每一个时钟周期来临时将频率控制字M所决定的相位增量累加一次，如果记数大于2^N，则自动溢出：
LUT（查找表）实际上是一个存储器（ROM），其中存储着一个周期正弦波的幅度量化数据，用于实现从相位到幅度的转换。
相位累加器的输出作为LUT的地址值，LUT根据输入的地址（相位）信息读出幅度信号，达到D/A转换器中转换为模拟量，最后通过滤波器输出一个平滑的模拟信号。
3.1.2、DDS的基本参数推导
根据式（3），可以确定DDS的基本参数：
（4）此时每2^N个时钟周期输出一个周期的正弦波。
当N比较大时，对于较大范围内的M值，DDS系统都可以在一个周期内输出足够的点，保证输出波形失真很小。
当基准时钟确定后，输出信号频率Fclk频率控制字M之间必须满足采样定理，即Fclk应大于f0的2倍。
实际应用中，为保证输出波形的质量，Fclk至少应为f0的4倍。
由于D/A转换电路的转换时间应小于1/Fclk，因此DDS系统的时钟频率、信号输出频率主要由D/A转换器的性能决定。
3.2、DDS的主要特点
1】DDS的频率分辨率在相位累加器的位数N足够大时，理论上可以获得相应的分辨精度，这个传统方法难以实现的
2】DDS是一个全数字结构的开环系统，无反馈环节，因此其速度极快，一般在毫微秒量级
3】DDS的相位误差主要是依赖于时钟的相位特性，相位误差小。
另外，DDS的相位是连续变化的，形成的信号具有良好的频谱，这是传统的直接频率合成方法无法实现的
4】频率切换时相位连续
5】可以输出带宽正交信号
6】输出相位噪声低，对参考频率源的相位噪声有改善作用
7】可以产生任意波形
8】全数字化实现，便于集成，体积小，重量轻
9】缺点DDS的采样特性以及DAC的非线性，DDS系统的输出中含有假信号干扰和杂散
3.3、DDS建模
如图3所示：
这是一个基本的DDS整体模块结构，主要由相位累加器、相位调解器、正弦ROM查找表和DAC构成。
图中的相位累加器、相位调解器、正弦ROM的数字部分，由于具有数控频率合成的功能，又称为NCO（NumericallyControlledOscillators）。
图中相位累加器（phasea）是整个DDS的核心，在这里完成相位累加功能，其输入是相位增量，又可称为频率控制字FW（N-1:
0），由于FW（N-1:
0）与输出频率f0是简单的线性关系：
事实上，当基准时钟f0是2^N时，FW（N-1:
0）就等于f0。
相位调制器（phasemod）接收相位累加器的相位输出，在这里加一个相位偏移值，主要用于实现信号的相位调制，如PSK（相位键控）等，在不使用时可以去掉该部分，或加一个固定的相位控制字。
波形存储器（即，正弦ROM查找表）（sinlup）把存储在相位累加器中的抽样值转换成正弦波幅度的数字量函数，可理解为相位到幅度的转换。
它的输入是相位调制器输出的高M位（而并非全部N位）值，将其作为正弦ROM查找表的地址值；
查询表把输入的地址相位信息映射成正弦幅度信号；
输出送往DAC，转化为模拟信号。
相位调解器接收相位累加器的相位输出，在这里加上一个相位偏移量，主要用于信号的相位调节，如PSK（相位键控）等，在不使用时可以去掉该部分，或者加一个固定的相位字输入。
相位字输入也需要用同步寄存器保持同步。
需要注意的是，相位字输入的数据宽度M与频率字输入N往往是不相等的，M<
N。
参数设定：
其中选用频率输入字20M，相位累加器的数据宽度N为32位，输出的D/A精度为10位。
第四章用VHDL来编程实现和仿真
4.1、VHDL编程实现
4.1.1、频率控制字的生成模块
4.1.2、频率控制字的VHDL实现程序
4.1.3、32位加法器的生成模块
4.1.4、32位加法器的宏模块
4.1.5、32位寄存器的生成模块及VHDL实现程序
4.1.6、存放波表Rom的生成模块及宏模块
4.1.7、整体模块设计
4.2、用QuartusⅡ进行DDS仿真
采用QuartusⅡ来实现DDS的编译和仿真。
QuartusⅡ是一种常用的EDA工具软件。
它支持原理图、VHDL和Verilog语言文本文件，以及波形与EDIF的格式的文件作为设计输入，并支持这些文件的任意混合设计：
具有门级仿真器，可进行功能仿真和时序仿真，能够产生精确的仿真结果。
在QuartusⅡ中完成了源文件的编程，系统的编译、综合、适配之后，下一步就是进行功能仿真和时序仿真。
功能仿真只验证系统设计的功能关系，与实际信号的延时无关。
时序仿真是接近真实器件运行的仿真，仿真过程中已将器件特性考虑进去了，因而仿真精度相当高。
4.2.1、QuartusⅡ软件简介
QuartusⅡ软件是美国Altera公司为SOPC（SystemonaProgrammableChip，系统级可编程芯片）提供最全面的设计平台。
比起其他的编译软件，它具有以下的优点：
1】开放的界面
QuartusⅡ软件可与其他EDA厂家的设计输入、综合、验证工具相连接。
设计人员可使用QuartusⅡ编译器（Compiler）对ALTERA的器件进行编译，然后使用ALTERA或其他标准EDA验证工具进行验证。
目前，QuartusⅡ支持Cadence、Exemplarlogic、MentorGraphics、Synopsys、Synplicity、Viewlogic等公司的EDA工具接口。
2】与结构无关
QuartusⅡ系统的核心——编译器（Compiler）支持A
升级会员 