中南林业科技大学届计算机系统结构考试试卷Word下载.doc

中南林业科技大学届计算机系统结构考试试卷Word下载.doc

《中南林业科技大学届计算机系统结构考试试卷Word下载.doc》由会员分享，可在线阅读，更多相关《中南林业科技大学届计算机系统结构考试试卷Word下载.doc（6页珍藏版）》请在冰点文库上搜索。

一、单项选择题（本大题共10小题，每小题1分，共10分）

在每小题列出的四个备选项中只有一个是符合题目要求的，请将其代码填写在题后的括号内。

错选、多选或未选均无分。

得分

评卷人

复查人

1、SIMD是指（B）。

A、单指令流单数据流 B、单指令流多数据流

C、多指令流单数据流 D、多指令流多数据流

2、对输入输出系统的组织产生决定性影响的基本要求为（B）

1）异步性2）同步性 3）分时性 4）实时性 5）设备相关性 6）设备无关性

A） 2,3,5 B）1,4,6 C）2,4,6 D）1,3,5

3、下面（D）的页面替换算法实际上是不能够实现的。

A）随机页面替换算法B）先进先出替换算法

C）最久没有使用算法D）最优替换算法

4、在早期冯·

诺依曼计算机特征中，机器以（C）为中心。

A）存储器 B）输入输出设备C）运算器 D）控制器

5、对计算机系统结构，下列（D）是透明的。

A）浮点数据表示B）指令系统C）访问方式保护D）阵列运算部件

6、结构不对称的静态互联网络是（ A）。

A）线性阵列 B）环网　　　　　 C）立方体网络 D）全连接网络

7、有关半性能向量长度，下面说法是正确的是（C）。

A）该值是最大性能的一半B）该值越大说明向量计算机性能越好

C）该值是为达到一半最大性能所需要的向量长度

D）该值必须是整数，计算的时候应该向下取整

8、多处理机主要实现的是（B ）。

A）指令级并行 B）任务级并行 C）操作级并行 D）操作步骤的并行

9．间接二进制n方体网络是一种（A）。

A）多级立方体网络 B）多级全排列网络 C）单级立方体网络 D）多级混洗交换网络

10．多端口存储器适合于连接（A）。

A）紧耦合多处理机 B）松耦合多处理机C）机数很多的处理机 D）机数可变的多处理机

二、名词解释（本大题共5小题，每小题4分，共20分）

1.Amdahl定律

加快某部件执行速度所能获得系统性能加速比，受限于该部件的执行时间占系统中总执行时间的百分比。

2．存储器带宽

存储器带宽为存储器在连续访问时的数据吞吐速率。

带宽的单位通常是每秒钟传送的位数或字节数

3．动态互连网络

动态互联网络是指由交换开关构成、可运行程序的要求动态地改变连接状态的网络。

4．静态流水线

在同一段时间内，多功能流水线中的各段只能按同一种功能的链接方式工作，当要按另一种链接实现其他功能时，必须等按原来方式处理的所有任务都流出流水线之后，才能改变链接。

5.机群

机群式一种价格低廉、易于构建、可扩缩性极强的并行计算机系统。

它由多台同构或异构的独立计算机通过高性能网络或局域网连接在一起，协同完成特定的并行计算任务。

从用户角度看，机群就是一个单一、集中的计算机资源。

（书上的）

机群系统是利用高速通用网络将一组高性能工作站或高档PC机，按某种结构连接起来，并在并行程序设计以及可视化人机交互集成开发环境支持下，统一调度，协调处理，实现高效并行处理的系统。

三、填空题（本大题共10小题，每小题2分，共20分）

请在每小题的空格中填上正确答案。

错填、不填均无分。

1．衡量流水线性能通常有三种主要指标，它们是吞吐率、__加速比___和__效率___。

2．按照Flynn分类法，把计算机系统分成单指令流单数据流（SISD）、单指令流多数据流（SIMD）、__多指令流单数据流（MISD）___和__多指令流多数据流（MIMD）____等4类。

3．RISC思想的精华是___减少指令平均执行周期数___，我们通常用___时空图____来描述流水线的工作过程。

4．根据流水线各功能段是否有反馈信号来划分，可以把流水线分成_线性流水线____和__非线性流水线___两类。

5．互连网络的拓扑结构分成___静态___和__动态_____两类。

6．在CISC中，各种指令的使用频度相差悬殊，大致有以下的结果。

大约有_20%____（比例）的指令使用频度较高，占据了__80%___（比例）的处理机时间。

7．反映外设可靠性的参数有可靠性、__可用性______和___可信性_____等3个。

8．改进Cache性能可以通过降低失效率、___减少失效开销______和___减少命中时间_____等3方面来完成。

9．按照存储器结构不同，可以把MIMD计算机区分成__集中式共享存储结构_______和___对称式共享存储器______两类。

10．机群系统按照使用目的不同，分为高可用性机群、____负载均衡机群_____和____高性能计算集群_____等3类。

四、简答题（本大题共4小题，每小题5分，共20分）

1.简述指令集对操作系统的支持表现在哪些方面。

（1）处理机工作状态和访问方式的切换。

（2）进程的管理和切换

（3）存储管理和信息保护

（4）进程的同步与互斥，次您好等的管理等。

2.简述流水线冲突的三种类型及其解决冲突的主要方法。

（1）结构冲突。

解决方法：

在前一条指令访问存储器时，将流水线停顿一个时钟周期，推迟后面取指令的操作，该停顿周期往往被称为流水线气泡，简称气泡。

（2）数据冲突。

用定向技术解决读后写冲突。

依靠编译器解决数据冲突，为了减少停顿，对于无法用定向技术解决的数据冲突，可以通过在编译时让编译器重新组织指令顺序来消除冲突，这种技术称为“指令调度”或流水线调度。

（3）控制冲突。

处理分支指令最简单的方法是冻结或排空流水线。

3．简述设计Cache的工作原理以及进行系统设计主要应考虑的问题。

Cache与主存都分成块（常常将Cache块说成Cache行），每块由多个字节组成，大小相等。

在一个时间段内，Cache的某块中放着主存某块的全部信息，即Cache的某一块是主存某块的副本（或叫映像），Cache除数据部分外，还应记录放在某块中的信息是主存中哪一块的副本。

因此，还应有第二个组成部分，即标记（tag）——记录主存块的块地址信息。

采用Cache后，进行访问存储器操作时，不是先访问主存，而是先访问Cache。

所以存在访问Cache时对主存地址的理解问题（指物理地址）。

由于Cache数据块和主存块大小相同，因此主存地址的低地址部分（块内地址）可作为Cache数据块的块内地址。

考虑的问题：

减低失效率，减少失效开销，减少命中时间。

4．简述互连网络的特性参数。

（1）网络规模：

网络中节点个数。

（2）节点度：

与节点线连接的边数，包括入度和出度。

（3）距离：

对于网络中的任意俩个节点，从一个节点出发到另一个节点终止所需要跨越的边数的最小值。

（4）节点之间的线长：

俩个节点之间连线的长度。

（5）网络直径：

网络中任意俩个节点之间的最大距离。

（6）等分宽带：

当一网络被分割成此昂等的俩半时，沿切口的边数的最小值。

（7）对称性：

从任何节点看到的拓扑结构都是相同的网络称为对称网络。

五、计算题（本大题共3小题，每小题10分，共30分）

1.用CPU性能公式计算两种不同条件分支指令的设计方法对CPU性能的影响：

（1）CPUA：

通过比较指令设置条件码，然后测试条件码进行分支。

（2）CPUB：

在分支指令中包括比较过程。

在这两种CPU中，条件分支指令都占用2个时钟周期，而所有其他指令占用1个时钟周期。

对于CPUA，执行的指令中分支指令占20%，比较指令占20%。

CPUB的时钟周期时间是CPUA的1.25倍。

问：

哪一个CPU更快？

如果CPUB的时钟周期时间只是CPUA的1.1倍，哪一个CPU更快呢？

解：

我们不考虑所有系统问题，所以可用CPU性能公式。

占用2个时钟周期的分支指令占总指令的20%，剩下的指令占用1个时钟周期。

所以

CPIA=0.2×

2+0.80×

1=1.2

则CPU性能为：

总CPU时间A=IC×

1.2×

时钟周期A

根据假设，有：

时钟周期B=1.25×

时钟周期A

在CPUB中没有独立的比较指令，所以CPUB的程序量为CPUA的80%，分支指令的比例为：

20%/80%=25%

这些分支指令占用2个时钟周期，而剩下的75%的指令占用1个时钟周期，因此：

CPIB=0.25×

2+0.75×

1=1.25

因为CPUB不执行比较，故：

ICB=0.8×

ICA

因此CPUB性能为：

总CPU时间B=ICB×

CPIB×

时钟周期B

=0.8×

ICA×

1.25×

（1.25×

时钟周期A）

=1.25×

ICA×

在这些假设之下，尽管CPUB执行指令条数较少，CPUA因为有着更短的时钟周期，所以比CPUB快。

2．在下列不同类型的处理机上做向量运算：

D=（A+B）*C，向量长度均为4，每个周期的时间为10ns。

分别计算所需的最短时间，写出简要计算过程。

（1）SISD单处理机，有一个通用运算部件，每3个周期做完一次加法，或每4个周期做完一次乘法。

（2）流水线处理机，有一条两功能静态流水线，加法经过其中的3段，乘法经过其中的4段，每段的延迟时间均为一个周期。

（3）向量处理机，有独立的加法器和乘法器，加法器采用3段流水线，乘法器采用4段流水线，每段的延迟时间均为1个周期，采用向量链接方式工作。

（1）10ns×

4×

（3＋4）＝280ns，4次加法和4次乘法串行执行

（2）10ns×

（6＋7）＝130ns，流水线执行4次加法需要6个周期，流水线执行4次乘法需要7个周期

（3）10ns×

（7＋3）＝100ns，得到第1个结果需要7个周期，另外3个结果需要3个周期

3.计算直接映象Cache和2路组相联Cache对CPU的性能有何影响？

先求平均访存时间，然后再计算CPU性能。

分析时请用以下假设：

（1）理想Cache（命中率为100%）情况下的CPI为2.0，时钟周期为2ns，平均每条指令访存1.3次。

（2）两种Cache容量均为64KB，块大小都是32字节。

（3）对于组相联Cache，由于多路选择器的存在而使CPU的时钟周期增加到原来的1.10倍。

（4）这两种结构Cache的失效开销都是70ns。

（5）命中时间为1个时钟周期，64KB直接映象Cache的失效率为1.4%，相同容量的2路组相联Cache的失效率为1.0%。

解：

平均访存时间为：

平均访存时间＝命中时间＋失效率×

失效开销

因此，两种结构的平均访存时间分别是：

平均访存时间1路＝2.0＋（0.014×

70）＝2.98ns

平均访存时间2路＝2.0×

1.10＋（0.010×

70）＝2.90ns

2路组相联Cache的平均访存时间比较低。

CPU时间＝IC×

（CPIexe＋每条指令的平均存储器停顿周期数）×

时钟周期时间

＝IC×

（CPIexe×

时钟周期时间＋每条指令的平均存储器停顿时间）

因此：

CPU时间1路＝IC×

（2.0×

2＋（1.3×

0.014×

70））

＝5.27×

IC

CPU时间2路＝IC×

2×

1.10＋（1.3×

0.010×

＝5.31×

CPU时间2路/CPU时间2路=1.01

所以，直接映像cache的平均性能好些。