逻辑门电路.ppt

逻辑门电路.ppt

《逻辑门电路.ppt》由会员分享，可在线阅读，更多相关《逻辑门电路.ppt（90页珍藏版）》请在冰点文库上搜索。

第2章逻辑门电路,引言2.1半导体管的开关特性2.2基本逻辑门电路2.3TTL集成逻辑门电路2.4集电极开路与非门2.5三态门2.6TTL门电路的改进2.7CMOS逻辑门电路2.8NMOS逻辑门（简介）2.9集成门电路使用中的实际问题,引言,数字集成电路按其内部有源器件的不同可以分为两大类。

一类为双极型晶体管集成电路，它主要有晶体管晶体管逻辑（TTL-TransistorTransistorLogic）、射极耦合逻辑（ECL-EmitterCoupledLogic）和集成注入逻辑（I2L-IntegratedInjectionLogic）等几种类型。

另一类为MOS（MetalOxideSemiconductor）集成电路，其有源器件采用金属氧化物半导体场效应管，它又可分为NMOS、PMOS和CMOS等几种类型。

目前数字系统中普遍使用TTL和CMOS集成电路。

TTL集成电路工作速度高、驱动能力强，但功耗大、集成度低；MOS集成电路集成度高、功耗低。

超大规模集成电路基本上都是MOS集成电路，其缺点是工作速度略低。

目前已生产了BiCMOS器件，它由双极型晶体管电路和MOS型集成电路构成，能够充分发挥两种电路的优势，缺点是制造工艺复杂。

2.1半导体管的开关特性,2.1.1二极管的开关特性1、开关作用二极管导通开关接通一般:

Vd=0.7V（硅）或0.3V（锗）。

二极管截止开关断开Id=0。

2、开关特性,现象vivftvRIIfIR,结论二极管正向导通反向截止有一个反向恢复过程（不希望有）ts存储时间tt渡越时间原因：

电荷的存储效应（导通过程存储的电荷在截止时释放需要时间）,tstt,2.1.2三极管的开关特性,1、开关作用三极管饱和开关接通BCIBIBSVce=0.3V（硅）或0.1（锗）。

EVbe=0.7V（硅）或0.3（锗）三极管截止开关断开BCIB=IE=IC=0。

E,2、开关时间,现象,开关时间定义td延迟时间tr上升时间ts存储时间tf下降时间ton=td+tr开通时间toff=ts+tf关闭时间关注toff,2.1.3MOS管的开关特性,开关作用gdN沟道型:

VgsVT开关接通sVgsVT开关接通sVgsVT开关断开,2.2基本逻辑门电路,主要内容：

二极管“与门”二极管“或门”三极管“非门”关心的问题：

电路形式、分析方法、逻辑符号、真值表、逻辑式,2.2.1二极管“与门”,1、与门电路、逻辑符号+5VALBABL,2、分析（理想二极管）,&,3、真值表与逻辑式,真值表,高电平（0V）“0”低电平（5V）“1”逻辑式L=AB,2.2.2二极管“或门”,1、或门电路及逻辑符号ALB逻辑符号：

ABL,2、分析（理想二极管）,1,真值表,逻辑式:

L=A+B,2.2.3三极管“非门”电路,1、电路及符号+5VRcViRbTVo（L）（A）逻辑符号AL,分析：

当Vi=高电平，满足IBIBS=Vcc/Rc,T饱和导通Vo=0.3V（低电平）当Vi=低电平，T截止Vo=5V（高电平）,1,续,真值表,逻辑式:

L=A,2.3TTL集成逻辑门,2.3.1TTL非门的电路组成及工作原理,图2.3.1典型TTL与非门电路,Vb1,VC2,1.电路组成输入级晶体管T1和电阻Rb构成。

中间级晶体管T2和电阻Rc2、Re2构成。

输出级晶体管T3、T4、D和电阻Rc4构成，推拉式结构，在正常工作时，T4和T3总是一个截止，另一个饱和。

2、工作原理,*当输入Vi=3.6V（高电平）Vb1=3.6+0.7=4.3V足以使T1（bc结）T2（be结）T3（be结）同时导通,一但导通Vb1=0.7+0.7+0.7=2.1V（固定值）,此时V1发射结必截止（倒置放大状态）。

Vc2=Vces+Vbe2=0.2+0.7=0.9V不足以T4和D同时导通,T4和D均截止。

V0=0.2V（低电平）*当输入Vi=0.2V（低电平）Vb1=0.2+0.7=0.9V不足以使T1（bc结）T2（be结）T3（be结）同时导通,T2T3均截止,同时Vcc-Rc2-T4-D-负载形成通路,T4和D均导通。

V0=Vcc-VRc2（可略）-Vbe4-VD=5-0.7-0.7=3.6（高电平）,结论:

输入高,输出低;输入低,输出高（非逻辑）,思考问题?

三极管反相器与TTL反相器各自特点?

TTL优势：

1、工作速度快2、带负载能力强3、传输特性好,为什么？

工作速度快，带负载能力强的主要原因：

T1的作用当输入端全为高电位时，T1倒置工作状态。

T1向T2提供了较大的基极电流，使T2、T3迅速导通饱和；当某一输入端突然从高电位变到低电位时，Ib1流向T1低电位输入端，该瞬间产生很大的Ic1，为T2和T3提供了很大的反向基极电流，使T2和T3基区的存储电荷迅速消散，因而加快了T2和T3的截止过程，提高了开关速度。

采用了推拉式输出电路加速了T3管存储电荷的消散过程。

当T2由饱和转为截止时，D和T4导通，此时瞬间电流很大，从而加速了T3管脱离饱和的速度，使T3迅速截止。

此外，由于采用推拉式输出级，与非门输出低电平时T3处于深饱和状态，输出电阻很低；而输出高电平时D、T4导通，其输出电阻也很低，因此无论哪种状态输出电阻都很低，都有很强的带负载能力。

2.3.2TTL反相器的电压传输特性,电压传输特性是指输出电压跟随输入电压变化的关系曲线，即UO=f（uI）函数关系。

如图2.3.2所示曲线大致分为四段：

AB段（截止区）：

当UI0.6V时，T1工作在深饱和状态，Uces10.1V，Vbe20.7V，故T2、T3截止，D、T4均导通，输出高电平UOH=3.6V。

图2.3.2TTL反相器的电压传输特性,BC段（线性区）：

当0.6VUI1.3V时，0.7VVb21.4V，T2开始导通，T3尚未导通。

此时T2处于放大状态，其集电极电压Vc2随着UI的增加而下降，使输出电压UO也下降。

CD段（转折区）：

1.3VUI1.4V，当UI略大于1.3V时，T2T3均导通，T3进入饱和状态，输出电压UO迅速下降。

DE段（饱和区）：

当UI1.4V时，随着UI增加T1进入倒置工作状态，D截止，T4截止，T2、T3饱和，因而输出低电平UOL=0.3V。

2.3.3TTL与非门,图2.3.3-1,1、结构特点,输入级-多发射极晶体管V1和电阻R构成输入级。

其功能是对输入变量A、B、C实现“与运算”，如图2.3.3-2所示。

中间级-晶体管V2和电阻R2、R3构成。

实现“非”.输出级-晶体管V3、V4、V5和电阻R4、R5构成，推拉结构,V3、V4射极跟随器,在正常工作时，V4和V5总是一个截止，另一个饱和。

图2.3.3-2多射极晶体管的结构及其等效电路,2.TTL与非门技术参数

（1）输入和输出的高电平和低电平TTL反相器：

输出高电平VoH=3.6V，输出低电平VoL=0.2V输入高电平ViH=1.2V，输入低电平ViL=0.4VTTL与非门：

输出高电平VoH=2.4V，输出低电平VoL=0.4V输入高电平ViH=2V，输入低电平ViL=0.8V

（2）阈值电压UT阈值电压也称门槛电压。

电压传输特性上转折区中点所对应的输入电压UT1.3V，可以将UT看成与非门导通（输出低电平）和截止（输出高电平）的分界线。

（3）开门电平UON和关门电平UOFF。

开门电平UON是保证输出电平达到额定低电平（0.3V）时，所允许输入高电平的最低值，即只有当UIUON时，输出才为低电平。

通常UON=1.4V，一般产品规定UON1.8V。

关门电平UOFF是保证输出电平为额定高电平（2.7V左右）时，允许输入低电平的最大值，即只有当UIUOFF时，输出才是高电平。

通常UOFF1V，一般产品要求UOFF0.8V。

（4）噪声容限UNL、UNH。

实际应用中，由于外界干扰、电源波动等原因，可能使输入电平UI偏离规定值。

为了保证电路可靠工作，应对干扰的幅度有一定限制，称为噪声容限。

低电平噪声容限是指在保证输出高电平的前提下，允许叠加在输入低电平上的最大噪声电压（正向干扰），用UNL表示UNL=UiL-VoLTTL与非门：

ViL=0.8V，VoL=0.4V，则UNL=0.4V高电平噪声容限是指在保证输出低电平的前提下，允许叠加在输入高电平上的最大噪声电压（负向干扰），用UNH表示：

UNH=UoH-ViHTTL与非门：

ViH=2V，VOH=2.4V，则UNH=0.4V,（5）扇入系数和扇出系数*扇入系数NI扇入系数是门电路的输入端数。

一般NI5，最多不超过8。

当需要的输入端数超过NI时，可以用与扩展器来实现。

*扇出系数NO扇出系数NO是在保证门电路输出正确的逻辑电平和不出现过功耗的前提下，其输出端允许连接的同类门的输入端数。

NO由IOLmax/IIS和IOHmax/IIH中的较小者决定。

一般NO8，NO越大，表明门的负载能力越强,（6）平均延迟时间tpd衡量门电路速度的重要指标，表示输出信号滞后于输入信号的时间。

通常将输出电压由高电平跳变为低电平的传输延迟时间称为导通延迟时间tPHL，将输出电压由低电平跳变为高电平的传输延迟时间称为截止延迟时间tPLH。

tPHL和tPLH是以输入、输出波形对应边上等于最大幅度50%的两点时间间隔来确定的，如图2.3-4所示。

tpd为tPLH和tPHL的平均值：

通常，TTL门的tpd在340ns之间。

图2.3-4TTL与非门的平均延迟时间,（7）空载功耗。

输出端不接负载时，门电路消耗的功率叫空载功耗。

动态功耗是门电路的输出状态由UOH变为UOL（或相反）时，门电路消耗的功率。

静态功耗是门电路的输出状态不变时，门电路消耗的功率。

静态功耗又分为截止功耗和导通功耗。

截止功耗POFF是门输出高电平时消耗的功率；导通功耗PON是门输出低电平时消耗的功率。

导通功耗大于截止功耗。

作为门电路的功耗指标通常是指空载导通功耗。

TTL门的功耗范围为122mW。

（8）功耗延迟积M。

门的平均延迟时间tpd和空载导通功耗PON的乘积叫功耗延迟积或功耗速度积，也叫品质因数，简称pd积。

记作MM=PONtpd若PON的单位是mW，tpd的单位是ns，则M的单位是pJ（微微焦耳）。

M是全面衡量一个门电路品质的重要指标。

M越小，其品质越高。

74系列TTL与非门的传输延迟时间tpd和功耗PON,2.4集电极开路与非门,问题提出的背景:

输出端不能直接和地线或电源线（+5V）相连。

当输出端与地短路时，会造成V3、V4管的电流过大而损坏；当输出端与+5V电源线短接时，V5管会因电流过大而损坏。

两个TTL门的输出端不能直接并接（线与）在一起。

当两个门并接时，若一个门输出为高电平，另一个门输出低电平，就会有一个很大的电流从截止门的V4管流到导通门的V5管（见图2.4-1）。

这个电流会使导通门的输出低电平抬高，且使功耗过大而损坏。

集电极开路门和三态门是允许线与逻辑及线或逻辑。

图2.4-1TTL门输出端并联情况,1.集电极开路门集电极开路门又称OC（OpenCollector）门，其电路及符号如图2.4-2所示。

图2.4-2OC门电路,图2.4-3OC门线与逻辑,OC门的输出端可以直接并接,问题:

RL的选取?

外接上拉电阻RL的选取应保证输出高电平时，不低于输出高电平的最小值UOHmin；输出低电平时，不高于输出低电平的最大值UOLmax。

推导方法:

用n个OC门线与,驱动m个TTL与非门负载分两种情况:

前级门均输出高电平VoH前级门有一个输出低电平VoL（最不利情况）,图2.4-4外接上拉电阻RL的选取,前级门均输出高电平VoH:

Vcc-VoH=IRRLIR=nIoH+pIiH其中p是负载门输入端个数RL=Vcc-VoHnIoH+pIiHRLmax=Vcc-VoHminnIoH+pIiH,前级门有一个输出低电平VoL:

Vcc-VoL=IRRLIR=IoL+mIis其中Iis是负载门输入短路电流RL=Vcc-VoLIoL+mIisRLmin=Vcc-VoLmaxIoL+mIis,Vcc-VoHminRLnIoH+pIiH,Vcc-VoLmax,IoL+mIis,图2.4-5OC门应用举例,应用举例:

（a）驱动发光二极管；（b）用来驱动干簧继电器（c）用来驱动脉冲变压器（d）可以方便地构成锯齿波发生器。

（e）实现多路信号在总线（母线）上的分时传输,图2.4-6注意:

由于有上拉电阻RL存在，降低了系统的开关速度，故OC门只适用于速度不高的场合。

2.5三态门学习要点：

三态逻辑（TSL）-逻辑0、逻辑1、高阻状态。

高阻状态相当于悬空。

通过分析三态与非门的工作原理，弄清三态的概念。

掌握三态门的各种逻辑符号了解其应用,图3-17三态与非门电路书P54,1、三态与非门的电路（有多种形式，如图2.5-1所示）。

三态与非门电路的另一种形式,三态门符号,2、工作原理分析：

（1）当CS=0时（0.3V），T5饱和导通、T6截止，T7饱和导通,T4D截止.T1饱和导通，T2T3截止。

输出端呈现高阻抗（高阻状态），相当于悬空或断路状态。

（2）当CS=1时（3.6V）。

T5发射结截止，T6饱和导通、T7截止，三态门和普通与非门一样。

F=AB综合：

F=ABCS=1高阻CS=0,三态与非门的真值表,注意：

三态门有两种控制模式一种是控制端G为低电平时，三态门工作，G为高电平时禁止，如图3-18（a）所示；另一种是控制端G为高电平时三态门工作，G为低电平时禁止，如图3-18（b）所示,图2.5-2各种三态逻辑门的符号,应用举例：

（a）实现多路数据在总线上的分时传送，任何时刻只有一个三态门被选通，传送到总线上的数据可以同时被多个负载门接收，也可在控制信号作用下，让指定的负载门接收。

（b）实现信号的可控双向传送，当G=0时，门1选通，门2禁止，信号由A传送到B；当G=1时，门1禁止，门2选通，信号由B传送到A。

2.6TTL门电路的改进,1.74S系列74S系列又称肖特基系列。

结构特点：

采用了肖特基抗饱和三极管（图2.6-1,除V4外）。

增加了有源泄放网络（如图2.6-1中虚线所示）。

目的:

提高开关速度,图3-10肖特基与非门电路,图2.6-1,2.6-2肖特基抗饱和三极管（a）电路图；（b）电路符号,肖特基抗饱和SBD特点:

SBD的正向压降约为0.3V，而且开关速度比一般PN结二极管高许多。

晶体管不会进入深饱和，其Ube限制在0.3V左右，从而缩短存储时间，提高了开关速度。

电路中除V4管以外，所有晶体管都采用了肖特基晶体管。

有源泄放网络的特点:

第一，改善电压传输特性，即克服传输特性中的倾斜段BC,使整个传输特性转换段（B、C、D）的斜率均匀一致，从而接近理想开关，低电平噪声容限也得到提高；第二，加速V5的转换过程并且减轻V5的饱和深度，从而提高了整个电路的开关速度。

图中输入端加有阻尼二极管VD1、VD2，主要是为了减少输入连线上的负尖峰干扰脉冲。

2.74LS系列性能比较好的门电路应该是工作速度既快，功耗又小的门电路。

用功耗和传输延迟时间的乘积（简称功耗延迟积或pd积）来评价门电路性能的优劣。

功耗延迟积越小，门电路的综合性能就越好。

74LS系列又称低功耗肖特基系列。

结构特点:

（1）为了降低功耗，它主要是大幅度提高了电路的各个电阻的阻值。

（2）为了缩短延迟时间，提高开关速度，它延用了74S系列的两个方法使用抗饱和三极管和引入有源泄放电路.（3）同时还采用了将输入端的多发射极三极管也用SBD代替等措施。

因此，74LS系列成为功耗延迟积较小的系列（一般tpd5ns，功耗仅有2mW）并得到广泛应用。

3.74AS、74ALS系列74AS系列和74ALS系列均是目前性能较好的TTL门电路。

74AS系列是为了进一步缩短延迟时间而设计的改进系列，其电路结构与74LS系列相似，但电路中采用了很低的电阻值，从而提高了工作速度，其缺点是功耗较大。

74ALS系列是为了获得更小的延迟功耗积而设计的改进系列。

为了降低功耗，电路中采用了较高的电阻值。

更主要的是在生产工艺上进行了改进，同时在电路结构上也进行了局部改进，因而使器件达到高性能，它的功耗延迟积是TTL电路所有系列中最小的一种。

此外，还有各种54系列的TTL门电路。

其电路结构和电气性能参数与74系列相同，主要区别在于54系列比74系列的工作温度范围更宽（74系列为070，54系列为-55+125），电源允许的工作范围也更大（74系列为5V（15%），54系列为5V（110%）。

2.7CMOS逻辑门电路,2.7.1CMOS反相器1、电路结构及工作原理CMOS反相器电路如图2.7-1（a）（b）所示它由两个增强型MOS场效应管组成，其中V1为NMOS管，称驱动管，V2为PMOS管，称负载管。

NMOS管的栅源开启电压UTN为正值，PMOS管的栅源开启电压是负值，其数值范围在25V之间。

为了使电路能正常工作，要求电源电压UDD（UTN+|UTP|）。

UDD可在318V之间工作，其适用范围较宽。

图2.7-1CMOS反相器,简化电路,工作原理:

（1）当UI=UIL=0V时，UGS1=0，因此V1管截止，而此时|UGS2|UTP|，所以V2导通，且导通内阻很低，所以UO=UOHUDD，即输出为高电平。

（2）当UI=UIH=UDD时，UGS1=UDDUTN，V1导通，而UGS2=0|UTP|，因此V2截止。

此时UO=UOL0，即输出为低电平。

可见，CMOS反相器实现了逻辑非的功能。

2.CMOS反相器的主要特性CMOS反相器的电压传输特性如图2.7-2所示。

CMOS反相器的电流传输特性2.7-3,图2.7-2CMOS反相器的电压传输特性,阈值电压UT=1/2UDD,图2.7-3CMOS反相器的电流传输特性,在AB段由于V1截止，阻抗很高，所以流过V1和V2的漏电流几乎为0。

在CD段V2截止，阻抗很高，所以流过V1和V2的漏电流也几乎为0。

只有在BC段，V1和V2均导通时才有电流iD流过V1和V2，并且在UI=1/2UDD附近，iD最大。

从以上分析看出，CMOS电路有以下特点：

静态功耗低。

CMOS反相器稳定工作时总是有一个MOS管处于截止状态（原理分析可见），流过的电流为极小的漏电流，因而静态功耗很低，有利于提高集成度。

抗干扰能力强。

由于其阈值电压UT=1/2UDD，在输入信号变化时，过渡区变化陡峭，所以低电平噪声容限和高电平噪声容限近似相等。

约为0.45UDD。

同时，为了提高CMOS门电路的抗干扰能力，还可以通过适当提高UDD的方法来实现。

这在TTL电路中是办不到的。

电源电压工作范围宽，电源利用率高。

标准CMOS电路的电源电压范围很宽，可在318V范围内工作。

当电源电压变化时，与电压传输特性有关的参数基本上都与电源电压呈线性关系。

CMOS反相器的输出电压摆幅大，UOH=UDD,UOL=0V，因此电源利用率很高。

CMOS非门传输延迟较大，且它们均与电源电压有关。

表2.7列出了温度为25、负载电容为50pF时，不同电源电压下CMOS非门的传输延迟和功耗。

由表可见，电源电压越高，CMOS电路的传输延迟越小，功耗越大。

表2.7:

CMOS非门的延迟和功耗与电源电压的关系,它由四个MOS管组成。

V1、V2为两只串联的NMOS管，V3、V4为两只并联的PMOS管。

当输入A、B中有一个或者两个均为低电平时，即,2.7.2CMOS逻辑门1、CMOS与非门,当输入A、B中有一个或者两个均为低电平时V1、V2中有一个或两个截止，输出UO总为高电平。

只有当A、B均为高电平输入时，输出F才为低电平。

则输出F和输入A、B之间是与非关系，F=AB,2.7.2CMOS逻辑门2、CMOS或非门,当输入A、B中有一个或者两个均为高电平时V1、V2中有一个或两个导通，输出UO总为低电平。

只有当A、B均为低电平输入时，输出F才为高电平。

则输出F和输入A、B之间是或非关系，F=A+B,3、CMOS传输门,（a）电路结构；（b）逻辑符号,当C=UDD,C=0V时，V1的UGB1=UDDUTN,故V1导通；V2的UGB2=-UDDUTP，故V2也不能产生导电沟道。

所以，在这种情况下，输入端与输出端之间呈现高阻抗状态，相当于开关断开。

注意：

由于V1、V2管的结构形式是对称的，即漏极和源极可互换使用，因而CMOS传输门属于双向器件，它的输入端和输出端也可以互易使用。

传输门的一个重要用途模拟开关可以用来传输连续变化的模拟电压信号。

模拟开关的基本电路由CMOS传输门和一个CMOS反相器组成，如图所示。

当C=1时，开关接通，C=0时，开关断开，因此只要一个控制电压即可工作。

和CMOS传输门一样，模拟开关也是双向器件。

（a）电路结构；（b）逻辑符号,CMOS逻辑门系列产品：

CMOS逻辑门器件有三大系列：

4000系列。

74C系列。

硅-氧化铝系列。

表：

4000B系列部分器件,表：

各系列CMOS电路的技术参数,2.8NMOS逻辑门电路（简介）,2.9集成门电路使用中的实际问题,1.多余输入端的处理

（1）TTL门TTL门的输入端悬空，相当于输入高电平。

为防止引入干扰，通常不允许其输入端悬空。

对于与门和与非门的多余输入端，可以使其输入高电平。

具体措施是将其通过电阻R（约几千欧）接+UCC，或者通过大于2k的电阻接地。

也可以和有用输入端并联连接。

2.TTL电路与CMOS电路的接口,TTL电路和CMOS电路接口时，无论是用TTL电路驱动CMOS电路还是用CMOS电路驱动TTL电路，驱动门都必须为负载门提供合乎标准的高、低电平和足够的驱动电流。

1）用TTL电路驱动CMOS电路当用TTL电路驱动4000系列和HC系列CMOS电路时，必须设法将TTL电路的输出高电平提升到3.5V以上。

图2.9-1所示两种方案,表3-5TTL、CMOS电路的输入、输出特性参数,另一方案：

是采用CMOS电平移动器（例如40109），它由两种直流电源UCC和UDD供电，电平移动器接收TTL电平（对应于UCC），而输出CMOS电平（对应于UDD），电路如图2.9-1（b）所示。

图2.9-1TTL与CMOS之间的电平移动（a）采用TTLOC门；（b）采用专用电平移动器,一种方案:

如果CMOS电路的电源较高，TTL的输出端仍可接一上拉电阻，但需使用集电极开路门（如T1006）电路，如图2.9-1（a）所示,应注意:

上拉电阻的大小对工作速度有一定的影响，这是由于门电路的输入和输出端均存在杂散电容的缘故。

上拉电阻的计算与OC门外接上拉电阻的计算方法相同。

用TTL电路驱动HCT系列和ACT系列的CMOS门电路时，因两类电路性能兼容，故可以直接相接，不需外加元件和器件。

2）用CMOS电路驱动TTL电路当CMOS电路驱动TTL电路时，由于CMOS驱动电流较小（特别是输出低电平时），所以对TTL电路的驱动能力很有限。

例如，CD4069（六反相器）只能直接驱动两个74LS系列门负载，因此采用CMOS驱动器可以提高驱动能力。

也可以将同一封装内的门电路并联使用以加大驱动能力。

还可以用三极管反相器作为接口电路，即用三极管电流放大器扩展电流驱动能力，其电路如图2.9-2所示。

图2.9-2CMOS电路通过三极管放大器驱动TTL电路,3.MOS电路使用注意事项尽管CMOS和大多数MOS电路输入有保护电路，但这些电路吸收瞬变能量有限，太大的瞬变信号会破坏保护电路，甚至破坏电路的工作。

为防止这种现象发生，应注意以下几点：

焊接时，电烙铁外壳应接地。

器件插入或拔出插座时，所有电压均需除去。

不用的输入端应根据逻辑要求或接电源UDD（与非门），或接地（或非门），或与其它输入端连接。

输出级所接电容负载不能大于500pF，否则会因输出级功率过大而损坏电路。