智力竞赛抢答器设计.docx
《智力竞赛抢答器设计.docx》由会员分享，可在线阅读，更多相关《智力竞赛抢答器设计.docx（16页珍藏版）》请在冰点文库上搜索。
智力竞赛抢答器设计
EDA技术
课程设计报告
题目智力竞赛抢答器设计
学院
专业
学生姓名
学号年级级
指导教师职称
设计报告
（40分）
程序（实物）设计
（40分）
工作态度
（20分）
总成绩
（100分）
评阅人
签字
评阅日期
课程设计任务书
课程设计题目
智力竞赛抢答器
组员
课程设计目的
亲自体验一次采用现代电子设计自动化技术，从无到有自主完成一个电子系统设计的全过程，以获得初步的电子系统设计经验。
课程设计所需环境
计算机、设计软件Max+PlusⅡ、EDA实验箱
课程设计任务要求
1． 设计任务：
设计一个能满足8个组同时参加竞赛的抢答器，其功能为：
电路复位后，数码显0，主持人示意抢答开始后，每个组都可以通过各自的按钮开关发出抢答信号，抢答器一旦接收到某组最先发出的抢答信号后，立即让数码管显出该组的组号，同时发出音响提示，且对后来组发出的抢答信号一律不与理睬。
重新复位后数码显示归0，提示音停止，在抢答组回答完问题后，重复前述过程，可进行下轮抢答。
2．设计要求：
用VHDL语言描述抢答器逻辑功能，经编译后仿真且波形正确后，下载到实验箱上做真实电路验证。
撰写设计报告：
给出设计方案框图（包括模块的划分，信息的传递关系）、各模块的VHDL程序、每个模块的仿真波形图，并辅以文字说明、下载验证操作过程、设计的心得体会和收获。
课程设计工作进度计划
时间
工 作 内 容
备注
周1
布置讲解课程设计题目、内容和要求
认真听讲，进行分组
周2
分析电路要求
整理电路原理框图
共同查阅资料
曾国斌构思，李铃作图
周3
分板块进行VHDL语言描述
共同查资料，李铃打字
周4
在实验室上机对所设计的内容做硬软件调试
共同测试及修改
曾国斌负责硬件连线
李铃负责软件
周5
按规范撰写课程设计报告书
共同完成公共板块
心得体会等各自完成
学生签名：
指导教师签字：
2011年 11月 1 日
系部审核意见：
系主任签字：
年 月 日
智力竞赛抢答器
[摘要]:
本课程设计是基于EDA技术的智力竞赛抢答器的设计。
我们通过在EDA设计软件Max+plusⅡ平台上，用硬件描述语言VHDL完成设计文件，然后由计算机自动地完成逻辑编译、化简、分割、综合、优化、布局、布线和仿真，进行软件及硬件的调试、验证和修改，直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作。
该设计是通过数字信号控制的蜂鸣器和数码管的显示，来表示是哪个小组最先抢到该题的回答资格。
本课程设计主要分为五章及致谢与参考文献。
他们分别是：
绪论；设计流程；设计具体操作；调试与操作说明；课程设计总结与体会。
[关键词]：
EDA;抢答器；Max+plusⅡ;VHDL；数码管。
QuizResponder
[Abstract]：
ThecurriculumdesignisbasedonEDAtechnologyquizanswerinDesign.WeadoptedintheEDAdesignsoftwareMax+plusIIplatform,CompletewithhardwaredescriptionlanguageVHDLdesignfiles,thenthecomputerautomaticallycompletesthelogiccompilation,simplification,segmentation,comprehensive,optimization,layout,wiringandsimulation,Softwareandhardwaredebugging,verificationandmodification,untiltheadapterchipforthespecifictargetcompilation,mappingandprogramminglogicdownload,etc.Thedesignisbythedigitalsignalcontrolbuzzeranddigitaltubedisplay,Toindicatewhichteamisthefirsttograbthetitleofthequalificationtoanswer.Thedesignofthiscourseisdividedintofivechaptersandacknowledgmentsandreferences.Theyare:
Introduction;designprocess;thedesignofspecificoperations;commissioningandoperatinginstructions;curriculumdesignandExperienceSummary.
[Keywords]：
EDA;Responder;Max+plusⅡ;VHDL;digitalcontrol.
目录
第1章绪论1
1.1课题设计题目：
1
1.2课题设计环境1
1.3课题简单说明1
第2章设计流程2
2.1设计步骤2
2.2抢答器框图分析2
2.3抢答器原理分析2
第3章设计具体操作3
3.1锁存器设计3
3.1.1锁存器器电路框图设计3
3.1.2锁存器电路程序设计3
3.1.3锁存器电路仿真测试4
3.2译码电路设计5
3.2.1译码电路框图设计5
3.2.2译码电路程序设计5
3.2.3译码电路仿真测试6
3.3模块整合7
3.3.1编译7
3.3.2仿真7
第4章调试与操作说明9
第5章课程设计总结与体会11
致谢12
参考文献13
第1章绪论
1.1课题设计题目：
八路智力抢答器
1.2课题设计环境
硬件：
EDA试验箱、微型计算机软件：
Max+plusⅡ
1.3课题简单说明
八路智力抢答器的功能是要求实现在8个组同时参加竞赛的情况下，抢答器复位后，数码显示为0，在竞赛主持人出完题并示意抢答开始后，每个组都可以通过各自的按钮开关发出抢答信号，抢答器一旦接收到某组最先发出的信号后，立即让数码管显出该组的组号，同时发出音响提示，且对后来组发出的抢答信号一律不与理睬。
主持人用复位钮复位抢答器，数码显示归0，提示音停止，在抢答组回答完问题后，重复前述过程，可进行下一题抢答。
本次课程设计要求在Max+plusⅡ软件条件下，运用VHDL语言描述上述硬件电路，经过编译完成后运用软件中的仿真功能检测电路的功能，若能达到本次设计的要求，再到实验室将编译形成的POF文件下载到实验箱中作进一步的检测，若实际电路成功后则请指导老师验收结果。
本课程设计，采用以学生自主设计为主，老师指导为辅的原则，让学生有一个充分发挥自我想像的空间，尽可能使学生在这个具有创新思维、难度最高的设计环节获得更多的收益，通过该课程设计更深入更全面地提高使用Max+plusⅡ软件工具完成设计全过程的熟练程度，尤其是要提高仿真和试验开发系统的使用能力，设计最终要做出真实电路并上电检测其功能和性能指标是否达到了预定的目标，最后写出课程设计报告。
第2章设计流程
2.1设计步骤
根据实验要求并结合实际经验，获取此次课程设计的设计步骤，并以此为基础，进行接下来的设计操作。
2.2抢答器框图分析
经过对实验电路描述的理解，画出本次课程设计所要达成电路的原理框图，如图2.1。
2.3抢答器原理分析
通过分析上面的原理框图可以得到，本次课程设计我们可以采用划分模块，运用文本设计与图形设计相结合的方式来简化我们的设计。
我们可以将整个电路分为锁存器电路和译码电路两个部分来进行设计，其中抢答部分组要完成对8个小组抢答先后进行判断，而译码电路则是将抢答电路的输出进行译码，输出的信号接7段数码管，达到显示组号的目的。
其中要实现抢答电路的功能，我们可以在内部定义一个使能信号，以此来达到控制的目的，当使能信号有效时，抢答电路正常工作，反之锁存器停止工作并保持当前的输出信号。
最后通过将这两个模块进行组合，得出最后的电路。
R1
R2
R3
R4
R5
R6
R7
R8
提示信号
锁存器
接译码器
RST
图2.1抢答器原理框图
第3章设计具体操作
3.1锁存器设计
通过分析锁存器电路的功能特点，开始着手设计此模块。
3.1.1锁存器器电路框图设计
经过思考，得出锁存器电路计算机程序框图，如图3.1。
将变化后的输入作为输出，ENABLE=0
图3.1计算机程序框图
3.1.2锁存器电路程序设计
打开电脑上的Max+plusⅡ快捷图标，启动Max+plusⅡ软件平台，点击新建按钮，新建一个文版编辑器，在其中输入设计好的此模块程序，程序如下：
ENTITYSUOCUNQIIS
PORT（RST:
INSTD_LOGIC;——定义端口
N1,N2,N3,N4,N5,N6,N7,N8:
INSTD_LOGIC;
Y:
OUTSTD_LOGIC_VECTOR（7DOWNTO0））;
ENDSUOCUNQI;
ARCHITECTUREbehavOFSUOCUNIS
SIGNALN:
STD_LOGIC_VECTOR（7DOWNTO0）;
SIGNALENABLE:
STD_LOGIC;
BEGIN
N<=N1&N2&N3&N4&N5&N6&N7&N8;
PROCESS
BEGIN
IFRST='0'THENY<="11111111";ENABLE<='1';
ELSIFENABLE='1'THEN
CASENIS
WHEN"01111111"=>Y<="01111111";ENABLE<='0';——输入信号为11111111时，
WHEN"10111111"=>Y<="10111111";ENABLE<='0';使能信号ENABLE为1，
WHEN"11011111"=>Y<="11011111";ENABLE<='0';当输入信号发生改变，使
WHEN"11101111"=>Y<="11101111";ENABLE<='0';能信号变为0，输出此时
WHEN"11110111"=>Y<="11110111";ENABLE<='0';输入端口的值，同时电路
WHEN"11111011"=>Y<="11111011";ENABLE<='0';停止工作。
WHEN"11111101"=>Y<="11111101";ENABLE<='0';
WHEN"11111110"=>Y<="11111110";ENABLE<='0';
WHENOTHERS=>Y<="11111111";ENABLE<='1';
ENDCASE;
ENDIF;
ENDPROCESS;
END;
程序输入完毕后，点击“设为当前按钮”，将此程序设为当前文件，再为程序选择与实验室实验箱相匹配的芯片及FLASH存储器，其中芯片设置为EPF10K10LC84-4，PLASH存储器设为EPC2LC20，设置完成后确定，再将程序保存为名字为SUOCUNQI，后缀为VHD的文件，完成后点击“编译”按钮，平台编译程序开始对SUOCUNQI.VHD进行编译，若最后结果显示“0错误0警告”，则可以进行下一步仿真工作，否则则要对程序做进一步修改及调试，直到正确为止。
3.1.3锁存器电路仿真测试
接以上步骤，打开“新建”按钮，新建一个波形编辑器，通过右键将端口添加至波形编辑器中，将仿真结束时间设置为1.5us，然后开始绘制初始波形，完成后点击仿真，最后得到的仿真波形图如图3.2。
图3.2仿真波形图
分析以上的仿真波形可以发现当RST=0，输出Y被复位为FF（11111111），当RST=1时，若输入信号发生变化，则输出变为变化后的输入信号，若以后输入信号继续发生变化，输出也不做改变保持当前的值，可以看出符合电路的预期功能。
3.2译码电路设计
通过分析抢答器电路的功能特点，开始着手设计此模块。
3.2.1译码电路框图设计
经过思考，得出译码器电路计算机程序框图，如图3.3。
图3.3译码电路框图
3.2.2译码电路程序设计
打开电脑上的Max+plusⅡ快捷图标，启动Max+plusⅡ软件平台，点击新建按钮，新建一个文版编辑器，在其中输入设计好的此模块程序，程序如下：
LIBRARYIEEE;
USEIEEE.STD_LOGIC_1164.ALL;
ENTITYYIMAQIIS
PORT（Y0:
INSTD_LOGIC_VECTOR（7DOWNTO0）;——定义端口
SHENGYIN:
OUTSTD_LOGIC;
M:
OUTSTD_LOGIC_VECTOR（6DOWNTO0））;
ENDYIMAQI;
ARCHITECTUREoneOFYIMAQIIS
BEGIN
PROCESS（Y0）
BEGIN
CASEY0IS
WHEN"11111111"=>M<="0111111";SHENGYIN<='0';——译码部分，根据输入信号
WHEN"01111111"=>M<="0000110";SHENGYIN<='1';输出与组号对应的电平值
WHEN"10111111"=>M<="1011011";SHENGYIN<='1';和蜂鸣器信号
WHEN"11011111"=>M<="1001111";SHENGYIN<='1';
WHEN"11101111"=>M<="1100110";SHENGYIN<='1';
WHEN"11110111"=>M<="1101101";SHENGYIN<='1';
WHEN"11111011"=>M<="1111101";SHENGYIN<='1';
WHEN"11111101"=>M<="0000111";SHENGYIN<='1';
WHEN"11111110"=>M<="1111111";SHENGYIN<='1';
WHENOTHERS=>M<="0111111";SHENGYIN<='0';
ENDCASE;
ENDPROCESS;
ENDone;
程序输入完毕后，点击“设为当前按钮”，将此程序设为当前文件，再为程序选择与实验室实验箱相匹配的芯片及FLASH存储器，其中芯片设置为EPF10K10LC84-4，PLASH存储器设为EPC2LC20，设置完成后确定，再将程序保存为名字为YIMAQI，后缀为VHD的文件，完成后点击“编译”按钮，平台编译程序开始对YIMAQI.VHD进行编译，若最后结果显示“0错误0警告”，则可以进行下一步仿真工作，否则则要对程序做进一步修改及调试，直到正确为止。
3.2.3译码电路仿真测试
接以上步骤，打开“新建”按钮，新建一个波形编辑器，通过右键将端口添加至波形编辑器中，将仿真结束时间设置为2.0us，然后开始绘制初始波形，完成后点击仿真，最后得到的仿真波形图如图3.4。
图3.4仿真波形图
通过观察以上仿真波形图，可以轻易看出译码器能够按照预想的译码规则进行工作，当抢答信号输入译码器后，译码器输出可以准确得出此小组的编号，并输出高电平信号（可接蜂鸣器），由此看出符合电路预期功能。
3.3模块整合
3.3.1编译
设计好以上两个模块后，打开Max+plusⅡ软件，点击“新建”按钮，新建一个图形编辑器，通过鼠标右键导入经过编译形成的两个名为SUOCUNQI.SYM和YIMAQI.SYM的文件（锁存器和译码器的模块文件），同时添加进需要的输入输出端口，然后进行连线级端口名字的更改，完成后点击“设为当前”按钮，将此文件设为当前文件，再为程序选择与实验室实验箱相匹配的芯片及FLASH存储器，其中芯片设置为EPF10K10LC84-4，PLASH存储器设为EPC2LC20，设置完成后确定，再将程序保存为名字为QIANGDAQI，后缀为GDF的文件，完成后点击“编译”按钮，平台编译程序开始对QIANGDAQI.GDF进行编译，若最后结果显示“0错误0警告”，则可以进行下一步仿真工作，否则则要对程序做进一步修改及调试，直到正确为止。
得出的整合电路图如图3.5。
图3.5整合电路图
3.3.2仿真
接以上步骤，打开“新建”按钮，新建一个波形编辑器，通过右键将端口添加至波形编辑器中，将仿真结束时间设置为2.0us，然后开始绘制初始波形，完成后点击仿真，最后得到的仿真波形图如图3.6。
图3.6仿真波形图
通过观察并分析以上波形图。
可以发现锁存器电路与译码器电路均工作正常，当有一小组按下抢答器后，输出一个接蜂鸣器的高电平，接7段数码显示译码器的信号显示组号，对后来按下抢答器的小组不做反应，最后通过复位信号复位后又可以进行下一轮的抢答，由此可以判定抢答器的电路功能基本正常，可以开始下一步的实物检测。
第4章调试与操作说明
通过以上步骤，自己所设计的电路可以进行最后的实物检测了。
打开实验室电脑，将自己设计的电路文件夹拷入电脑中，运行Max+plusⅡ软件后，再连接好实验箱电源线及实验箱与电脑之间的信号传输线，打开实验箱电源，在Max+plusⅡ软件上找到下载程序选项，将拷入文件夹中的QIANGDAQI.POF文件添加进下载列表，点击下载按钮，开始下载文件（此时实验箱上面个的指示灯处于闪烁状态），下载完成后，关闭实验箱电源，通过单击菜单栏“Max+plusⅡ”→“FloorplanEditor”打开端口分配图，然后按照端口分配图进行连线。
其中RST、N1、N2、N3、N4、N5、N6、N7、N8所分配的端口分别接上实验箱上面的按钮开关，M0、M1、M2、M3、M4、M5、M6分别对应接7段数码显示译码器的a、b、c、d、e、f、g端口，SHENGYIN所分配的端口接蜂鸣器，编译保存如图4.1。
图4.1端口分布图
完成接线后，打开实验箱电源，按下复位按钮，数码管显示0，蜂鸣器无声音；按下1，数码管显示1，蜂鸣器发声；复位后按下2，数码管显示2，蜂鸣器发声；复位后按下3，数码管显示3，蜂鸣器发声；复位后按下4，数码管显示4，蜂鸣器发声；复位后按下5，数码管显示5，蜂鸣器发声；复位后按下6，数码管显示6，蜂鸣器发声；复位后按下7，数码管显示7，蜂鸣器发声；复位后按下8，数码管显示8，蜂鸣器发声；若按下某一组对应的按钮后，再按下另几组对应的按钮，此时数码管显示的数为第一次按下按钮对应的组数。
通过以上观察实验现象，可以证实实验电路功能的完整性，可以经指导老师检查验收，进行课程设计报告的整理及书写。
第5章课程设计总结与体会
在此次课程设计中，我们小组自行设计出真实电路，并上电检验其功能是否达到预定的目标，完成课程设计报告，达到了此次课程设计的目的。
在设计的过程中，我从系统顶层模块的划分、各功能模块的硬件语言描述（编程）、各模块及整体电路仿真、到最后下载到可编程器件实现真实的电路，亲自体验了一次采用现代电子设计自动化技术完成一个电子系统设计的全过程。
得到了一次自主使用VHDL语言描述电路功能的训练机会，从而提高对VHDL语言的使用能力，加深对仿真在设计中的重要作用的认识，提高对使用EDA设计软件Max+plusⅡ的熟练程度，最终获得初步的电子系统设计经验，为毕业设计和将来从事电子设计的相关工作打下基础。
在设计过程中，我也遇到了很多困难，但是通过老师以及同学帮助，再加上自己的努力，终于克服了各种困难，最终完成了这次设计任务。
这无形中提高了自己的信心以及对专业的认识程度，有助于以后的学习。
对于EDA这门课来说，自己也有很大的收获，通过这次设计，自己对利用EDA技术设计电路的整个流程有了全面的了解及掌握，巩固了EDA技术的理论知识，基本达到了EDA技术这门课的基本教学要求。
致谢
在此，我要感谢给予我无私帮助的指导老师和有问必答的同学。
这次课程设计是我大学，乃至一生中第一次课程设计，期间遇到很多的困难，就是因为有你们，我才能成功的完成此次课程设计。
本次课程设计完成仓促，若存在不足之处，望大家能及时指出教导，让我们及时进行修改。
参考文献
[1]潘松黄继业.EDA技术实验教程.第四版.科学出版社.2008年
[2]阎石.数字电子技术基础.第三版.高等教育出版社.2007年
[3]陈大钦.电子技术基础实验.第五版.高等教育出版社.2003年
[4]刘洪喜陆颖.VHDL电路设计实用教程.第二版.清华大学出版社.1999年
升级会员 