数字电子技术实验原理Word格式文档下载.docx
《数字电子技术实验原理Word格式文档下载.docx》由会员分享，可在线阅读，更多相关《数字电子技术实验原理Word格式文档下载.docx（59页珍藏版）》请在冰点文库上搜索。
#1K7
a;
i!
<
wifi
（b）
图2.1
（2）三极管集电极和发射极的判定
利用BJT正向电流放大系数比反向电流放大系数大的特点，可以确定e极和c极。
如图2.1（b）所示，将万用表置欧姆档。
若是NPN管，则黑表笔接假定的c极，红表笔接假定的e极，在b
极和假定的c极之间接一个100k的电阻（亦可用人体电阻代替），读出此时万用表上的电阻值，然后作相反的假设，再按图2.1（b）接好，重读电阻值。
两组值中阻值小的一次对应的集电极电流较大，电流放大系数较大，说明BJT处于正向放大状态，该次的假设是正确的。
对于PNP管，应将红表笔接假定的c极，黑表笔接假定的e极，其他步骤相同。
（3）三极管性能的测量
测量三极管的性能最好的方法是利用晶体管特性图示仪测量，它可直接将三极管的特性曲线显示在屏幕上，从中可以测量出三极管的电流放大倍数、穿透电流、击穿电压等指标。
使用万用表也可以粗略的判定三极管的性
能，例如对NPN型三极管电流放大倍数的估计是先将三极管的基极开路，黑表笔接集电极，红表笔接发射极，测量其电阻并记下，然后用手将基极与假设的集电极捏紧（三极管两只管脚不能短接），观察表头指针的摆动幅度，
其幅度越大，电流的放大倍数越高。
需要说明的是以上测量三极管都是采用模拟式指针万用表，若采用数字式万用表，则红、黑两测试表笔正好与指针式万用表相反。
另外用数字万用表测量三极管的电流放大倍数卩非常简单，只需将量程开关置于hFE处，
把三极管插入对应管型插座中，三极管的卩值将直接显示出来。
3•二极管的开关特性
在数字电路中，二极管常工作在开关状态。
当二极管从导通到截止或从截止到导通所表现出的特性就是其开关特性。
在图2.2所示的电路中，U是一开关信号，当U从Uh突变到Ul时，二极管并不立即截止，而是要经过存
储时间ts、下降时间tf之后才截止。
在ts期间二极管是导通的，其电流近等于UILR；
下降时间tf是二极管
由导通到截止的时间，经过tf之后，二极管才截止。
toff=ts+tf称为二极管的关断时间也称反向恢复时间。
toff
与器件的结构、材料有关，也与正向导通电流和反向电流有关。
当V从Ul突变到Uh时，二极管并不立即导通，而是要经过导通延迟时间td、上升时间tr之后才导通。
ton=td+tr称为二极管的开通时间。
Ton与器件的结构、材料有关，也与正向驱动电压有关。
二极管的关断时间是影响其开
关速度的主要因素。
图2.2
4•晶体三极管的开关特性
（1）三极管的工作状态
三极管在电路中正常的工作状态有截止、放大和饱和三种状态。
对于图2.3所示的电路，当电路参数确定后,
改变输入电压的大小，则可使三极管工作在不同的状态，从而得到不同的输出电压值。
1截止状态。
当输入电压减小使三极管的发射结偏置电压小于其死区电压（硅管约0.5V，锗管约0.1V）时,
三极管截止。
即iB0，iC0，V0VCC。
2放大状态。
增大输入电压V，使三极管发射结正向偏置，集电结反向偏置，三极管则处于放大状态，此时
iCiB，V0VCCiCRC。
3饱和状态。
继续增大输入电压V,使三极管的基极电流大于其临界饱和值时，三极管处于饱和状态，该电
路的临界基极饱和电流值为
IBS。
三极管饱和时输出电压
RC
V00.3V
（2）三极管的开关特性
三极管的开关特性是指它从截止到饱和导通或从饱和导通到截止的转换过程，而这种转换需要一定的时间才
能完成。
在图2.3所示电路中，输入一个方波信号（大小在-V到+V之间变化）。
当V从-Vi上跳到+Vi时，集电
极电流ic要经过一定的时间才能达到最大值饱和电流les,td是延迟时间，它是从V上跳开始到ic上升到0.1Ics
所需要的时间；
tr称为上升时间，它是ic从0.1les上升到0.9les所需要的时间。
ton=td+tr称为三极管的开通时间。
当V从+Vi下跳到-Vi时，集电极电流也是要经过一定的时间才下降到零，ts是存储时间，它是ic从ICS下降到
0.9ICS所需要的时间；
tf是下降时间，它是ic从0.9ICS下降到0.1Ics所需要的时间。
toff=ts+tf称为三极管的关断时间。
ton和toff统称为三极管的开关时间，开关时间越短，其开关速度也就越高，提高开关速度的措施一般有两个，一是选用开关时间短的管子，二是设计合理的电路。
-r
实验3集成门电路的参数测试
TTL和CMOS集成电路是目前生产量最多、应用最广泛、通用性最强的两大主流数字集成电路，要正确应用它们，首先要熟悉它们的主要参数。
1.TTL与非门电路的主要参数
（1）静态功耗R。
指与非门空载时电源总电流与电源电压的乘积，即
PD1CCVCC
式中Icc为与非门的所有输入端悬空，输出端空载时，电源提供的电流。
（2）输出高电平Voh。
指有一个及以上输入端接地时输出端电压值，一般空载时Voh>
3.5V;
当输出带拉电流
负载时，输出Voh下降。
对于74LS00产品规范规定，输出高电平的最小值（即标准高电平）等于2.7V;
对于7400产品规定输出高电平的最小值为2.4V。
（3）输出低电平Vol。
指全部输入端接高电平或悬空时输出端的电压值，一般空载时，输出电压值比较低。
当输出带灌电流负载时，输出Vol将上升。
产品规定输出低电平的最大值（即标准低电平）等于0.4V。
（4）输入低电平电流IiL指某输入端接地，其余的输入端悬空，输出端空载时，流出该接地输入端的电流。
（5）
TTL门电路的liLloL,则扇出系数为
输入高电平电流IiH指输入端一端接高电平（Vcc）,其余输入端接地时，流过那个接高电平输入端的电流。
一般liH非常小。
（6）扇出系数N扇出系数是表示带负载能力大小的指标，指驱动同类门电路的个数。
由于比liH大的多，因此测试时使门电路输出为低电平，其最大允许灌电流负载电流为
Nl0LliL。
（7）开门电平Von从与非门的电压传输特性曲线上规定，输出为标准低电平电压（
电平的电压值称为开门电平V^No一般VdN<
1.8Vo
（8）关门电平Voff从与非门的电压传输特性曲线上规定，输出为标准高电平电压（对于对应的输入低电平的电压值称为关门电平
0.4V）时，对应的输入高
74LS00,2.7V）时,
VoFFo
（9）平均延迟时间tpd是表示门电路开关速度的指标。
当与非门输入为一方波时，其输出波形的上升沿和下
降沿均有一定的延迟时间，输入、输出波形如图3.1，平均延迟时间表示为
tpd
tpdLtpdH
2.CMOS与非门的主要参数
（1）电源电压+Vddo普通CMOS1电路的电源电压V）d范围较宽，一般在+5~+15V之间均可工作。
（2）静态功耗R。
指在输入全部接高电平时，电源电压与电源总电流的乘积，与TTL门电路相比CMOS1电路的静态功耗非常低。
但当输入脉冲时，其动态功耗将随着输入信号频率的增加而增大。
（3）输出高电平V）h。
CMOS门电路的输出高电平电压值比较高，近似等于电源电压值。
（4）输出低电平V）l。
CMOS门电路的输出低电平电压值比较低，近似等于0V。
（5）开门电平Von。
CMOS与非门的传输特性曲线很陡，在输入电压Ui近似等于VDd/2处附近接近一条垂线，
其开门电平接近等于VDJ2。
（6）关门电平Voff。
CMOS与非门的关门电平比较高，几乎靠近Vdd/2。
（7）扇出系数N。
由于CMOS1电路的输入短路电流lis和输入高电平电流1旧极小，所以静态时CMOS区动同类门的个数几乎不受限制。
但CMOS1电路在高频工作时，其后级门电路的输入电容将成为主要负载，扇出系数将受到限制。
（8）平均延迟时间tpd。
普通CMOS1电路的延迟时间比TTL门电路的要长，但高速CMOS勺延迟时间和TTL电路相当。
实验4组合逻辑电路测试与设计
逻辑电路在任何时刻的输出，仅取决于该时刻各个输入变量的取值，这样的逻辑电路称为组合逻辑电路。
组合逻辑电路的分析就是在给定逻辑电路的情况下，列出该电路的真值表，从而判定出该电路实现的功能。
组合逻辑电路的设计就是根据逻辑功能的要求，设计出实现该功能的合理电路，其基本设计步骤为：
1.逻辑抽象
根据设计任务分析设计要求，确定输入、输出信号及它们之间的因果关系。
一般用大写的英文字母表示输入
信号简称输入变量，表示输出信号者简称输出函数。
2.列真值表
首先给变量和函数进行赋值，即用0和1表示信号的状态。
然后根据逻辑任务把输入变量的所有取值的组合
以及对应的函数值，以表格的形式列表。
3.逻辑化简
根据真值表利用公式法或卡诺图进行化简，并根据实际选用集成门电路的类型变换逻辑函数表达式的形式，例如“与一或”表达式、“与非一与非”表达式、“或非一或非”表达式等。
4.画逻辑电路图
根据化简后的逻辑表达式，画出采用标准集成器件的逻辑电路图。
设计举例设计一个3台电机运行监视电路，要求符合下列条件之一不报警，A开机时，B、C两电机必开；
B开
机时，C电机必开；
C电机可单独开机；
A、B、C三电机均不开机。
除此之外要求监视电路要发出报警信号。
是采用两输入端与非门实现该逻辑电路。
解1.逻辑抽象
输入信号是3台电机的工作状态，输出信号是故障指示灯的状态。
AB、C分别表示3台电机，Y表示报警
信号。
规定电机开机为1,停机为0;
有报警信号输出为1,无报警信号为0。
2.列真值表该逻辑电路的真值表如表4.1所示。
表4.1
1
由真值表画出该逻辑问题的卡诺图如图4.2所示。
其最简的“与一或”表达式为
图4.2
4.
画逻辑电路图
首先进行逻辑表达式变换，该电路的最简的“与非一与非”表达式为
YABBCABBC
由2输入端与非门实现的逻辑电路图如图4.3所示。
A
B
C
图4.3
5.实验验证
根据选定的集成电路器件，按照设计出的电路安装并进行逻辑功能测试，观察电路设计的正确性。
实验5集成编码器、译码器功能测试及应用
1.编码器
用文字、数码等字符表示特定对象的过程称为编码。
在数字系统中，一般用多位二进制数码的组合对特定含义的信号进行编码。
完成编码功能的逻辑电路称为编码器。
对每一个有效的输入信号，编码器将产生唯一的一组
二进制代码与之对应。
常用的编码器有二进制编码器和二一十进制编码器。
（1）二进制编码器
用n位二进制代码对2n个信号进行编码的电路称为二进制编码器。
例如3位二进制编码器就是把8个输入
信号编成对应的3位二进制代码输出，所以也称8—3线编码器。
在二进制编码器中，用途最广泛的还是优先编
码器，优先编码器允许几个信号同时输入，但是电路只对其中优先级别最高的输入信号进行编码，级别低的输入
信号将不起作用。
74LS148是一种常用的集成8—3线优先编码器。
图5.1是74LS148的逻辑符号图。
10~17为编码输入端,
低电平有效。
GS是编码输出标志位。
（2）二一十进制编码器
二一十进制编码器是将代表十进制数的10个输入信号分别编成对应的8421BCD弋码输出的电路。
74LS147是具有优先级别的集成二一十进制编码器。
图5.2是74LS147二一十进制优先编码器的逻辑符号图。
74LS147虽然只提
图中丨1~I9是编码器的输入端，D~A为8421BCD码输出端，且反码输出。
值得注意的是,
供了I1~I99个输入端，其实I。
的输入端已经隐含在其中，即当I1~I9这9个输入端无效时，对I0进行编码
输出。
该编码器输入信号19的优先级别最高，I0的级别最低；
该编码器输出编码对应输入信号以反码形式输出。
74LS147
74LS147符号團
图5.2
2.译码器
译码是编码的反过程，把代码状态的特定含义“翻译”出来的过程叫做译码。
实现译码操作的电路称为译码器，换句话说，译码器是将二进制代码翻译成对应的信号的电路。
常用的译码器有二进制译码器、二一十进制译码器和显示译码器。
（1）二进制译码器
把二进制代码的所有组合，按其愿意翻译成对应输出信号的电路，称作二进制译码器。
假如二进制译码器有
n位输入二进制代码，有m个输出译码信号，则m2n。
74LS138是集成3—8线译码器，其逻辑符号图如图5.3所示。
该译码器有3个输入二进制代码输入端，
有Y7~Yo8个译码信号输出端；
Si、S2、S3是译码器的3个使能端。
该译码器低电平输出译码，只有当Si1、
S2o、S3o时，译码器才正常工作，完成译码操作；
否则译码器被禁止，译码器的输出Y7~Y0全为1。
A&
Yo
5—
-
Y
31
AiYi
■百
3
A2
>
74138
.Y*
——'
—
S1
Ys
G
C
»
图5.3
（2）二一十进制译码器
将10个BCD代码翻译成对应10个输出信号的电路称为二一十进制译码器，一般输入代码都是8421BCD码。
集成二一十进制译码器74LS42的逻辑符号图如图5.4所示。
其中A~A是8421BCD代码输入端，Y9~Y0是译码信号的输出端，该译码器输出低电平译码。
%
Vi
Ya
7442.
a5
图5.4
（3）显示译码器
在实际数字电路中，被译出的信号经常需要直观地显示出来，这就需要把译码器和显示器件相配合，这种用于直接驱动显示器的译码器称为显示译码器。
①LED七段显示器
半导体七段数码管是常用的显示器件。
图5.5是它的组成示意图，它由a~g七段可发光的线段组成，每个光
段都是一个发光二极管。
利用不同发光段的组合，可以显示0~9十个数码和符号。
LED七段显示器分为共阴极接法和共阳极接法两种结构，分别如图5.6所示。
对于共阴极接法的LED数码管,
若要使某段亮，则需该段（a~g）接高电平；
同理对于用阳极接法的LED数码管，若使某段亮，需将该段（5~6）
接低电平。
发光二极管的正向导通压降一般为二极管支路串接一限流电阻，以免损坏器件。
1.5~3V，驱动电流约几
mA十几mA在实际使用时应将每个发光
gf1ab
霞厂•：
：
共阳.1雀刿川却
图5.5
Af
SL立V立卫
（a）共阴接法
图5.6
（b）共阳接法
②集成七段显示译码器
74LS47；
二是输出
5.7所示。
集成七段显示译码器主要有两种类型，一是输出低电平有效，和共阳极数码管搭配，如高电平有效，和共阴极数码管搭配，如74LS48。
74LS48显示译码器的逻辑符号如图
——
D
■
U
b
'
£
fl
—C
LT
e
-_C
f
g
—<
叫RBO
图5.7
D~A是显示译码器的8421BCD码输入端，a~g是译码器的输出端；
LT是试灯输入端，低等平有效；
RBI为灭零输入端，低电平有效；
BI/RBO是一个特殊的端子，有时作输入，有时用作输出，作输入时BI/RBO=0,此时不管
输入何种代码，数码管全灭；
作输出时，要受控于LT、RBI及输入代码，当LT=1、RBO=0且输入“0000”代码时，BI/RBO端子输出为1。
实验6集成数据选择器、数值比较器功能测试及应用
1.数据选择器
能够将多路数据其中的任意一路接通的电路，称作数据选择器，也称为多路选择器。
数据选择器的逻辑符
号如图6.1所示，D2n1~D。
是2n个输入数据目An1~A0是n条地址线，Y是数据选择器的输出端。
常用的集成数据选择器有4选1、8选1和16选1等数据选择器。
根据数据选择器的逻辑功能，数据选择器的输出为
Y与输入数据、数据选择地址线的关系可写成函数表达式
2n1
YmiDi式中m是A-1~A组成的最小项，D是对应输入通道上的输入数据。
数据选择器除方便的实现多路数据选择、并行输入数据转换成串行输出等用途外，还可以实现一般组合逻辑函数。
利用数据选择器设计一般组合逻辑电路的方法为：
（1）根据设计要求列出逻辑函数的真值表，写出逻辑函数的最小项之和表达式。
（2）根据函数的输入变量数，选择数据选择器。
一般含有n个变量的逻辑函数，最好选取大于等于（n-1）个地址输入端的数据选择器。
（3）将逻辑函数中的部分变量等于数据选择器的地址输入信号，逻辑函数的输出等于数据选择器的输出，并写出数据选择器的输出表达式。
（4）将逻辑函数表达式与数据选择器功能表达式对比，求出数据选择器对应通道上所接数据信号的值或表达式。
（5）画出连线图并实验验证。
设计举例
解：
（1）.
AiBiCi-1
SCi
⑵.
由真值表，写出逻辑函数的最小项之和表达式
试用集成双4选1数据选择器74LS153构成1位全加器运算电路。
根据全加器逻辑功能，列出其真值表
SiABjCj1A,BjCj1A,BjCj1AjBjCj1CiABjG1ABiCi1ABiCi1AjBiCi1
（3）.双4选1数据选择器74LS153的输出信号的标准与或表示式为
（4）.令74LS153中第1个数据选择器的地址线1Ai、1A分别接全加器的输入信号A、B;
第
1个数据选择器的输出1Y作为全加器的输出S。
对照两表达式，即可求出第1个数据选
择器的对应输入通道的数据为
1DoCi1，1DiCi1，ID2Ci1，ID3Ci1
同理，令74LS153中第2个数据选择器的地址线2A、2A接全加器的输入信号A、B;
第2个数据选择
器的输出2Y作为全加器的输出C。
对照两表达式，即可求出第2个数据选择器的对应输入通道的数据为
2D。
0，2D1Ci1，2D2Ci1，2D31
（5）画电路图如图
6.2所示。
1ST、2ST是74LS153的使能端，低电平有效。
2.数值比较器
在数字系统中，能够实现对数字量比较的电路称为数值比较器。
数值比较器的输入是要进行比较的二进制数，
输出是比较的结果。
74LS85是4位集成数值比较器，图6.3是该比较器的逻辑符号。
图中A~A）、B~Bo是两个待比较的4位二进
制数；
A>
B、A=B、AvB是3个级联输入端，可以输入低位数值比较的结果，通过这3个输入端与其它数值比较
器相连，可以组成位数更多的数值比较器；
Fa>
b、Fa=b、Favb是比较结果输出端。
Ci-1AiBi
图6.2
实验7集成触发器功能测试及应用
1.触发器
触发器是数字电路中最重要的单元电路之一，它可以保存1位二进制数码，有两个互补的输出Q和Q，其
中Q的状态称为触发器的状态。
触发器的工作特点是：
当无外加触发信号时，触发器保持一种稳定状态不变；
在外加信号作用下，触发器可以从一种稳定状态转换为另一种稳定状态。
触发器按结构分类，可分成异步和同步触发器。
异步触发器的状态直接受逻辑输入端信号的控制，每当逻辑
输入端信号发生变化时其状态均可能产生翻转；
同步触
升级会员 