基于FPGA的数字秒表的设计Word下载.docx

基于FPGA的数字秒表的设计Word下载.docx

《基于FPGA的数字秒表的设计Word下载.docx》由会员分享，可在线阅读，更多相关《基于FPGA的数字秒表的设计Word下载.docx（40页珍藏版）》请在冰点文库上搜索。

制作实物，元件费及论文打印费个人自理）

2.毕业论文（设计）基本要求

（1）认真做好文献查阅工作；

（2）认真学习相关电子设计软件，并熟练操作；

（3）文章应用多用图形、图表、公式、数据、过程等来体现内容；

（4）认真撰写论文。

要按学科标准和论文写作要求规范地撰写论文，要独立自主的完成，坚决杜绝弄虚作假、抄袭剽窃等现象；

（5）认真填写《百色学院本科毕业论文（论文）进展情况记录表（学生用）》、《百色学院本科毕业论文（设计）中期自查表（学生用）》、《百色学院本科毕业论文（设计）答辩提纲（学生用）》等文件。

3.毕业论文（设计）进度安排

（1）2011年12月下旬：

做好课题调研工作，查阅相关文献，初步制定实验方案，撰写开题报告，进行开题答辩；

（2）2012-01至2012-03实验阶段。

围绕所研究课题，对实验方案进行论证和修改，进行实验，并于3月底撰写出毕业论文初稿。

（3）2012-4至2012-05补充必要的实验，对论文进行修改。

（4）2012-05至2012-06修改论文，答辩。

答辩后根据答辩专家组意见再修改，提交最终版。

指导教师签名：

许发翔2011年12月12日

百色学院本科毕业论文（设计）开题报告

学号

2008110241

系名

物理与电信工程系

专业年级

电子信息工程08级

指导教师

职称

论文（设计）题目

一、本论题课题背景及研究意义：

课题背景：

当前电子系统的设计正朝着速度快，容量大，体积小，质量轻，用电省的方向发展。

推动该潮流迅速发展的决定性因素就是使用了现代化的EDA设计工具。

EDA是电子设计自动化（ElectronicDesignAutomation）的缩写，是90年代初，从CAD（计算机辅助没计）、CAM（算机辅助制造）、CAT（计算机辅助测试）和CAE（计算机辅助工程）的概念发展而来的。

EDA技术就是以计算机为工具，在EDA软件平台上，对以硬件描述语言VHDL为系统逻辑描述手段完成的设计文件自动地完成逻辑编译、逻辑化简、逻辑分割、逻辑综合及优化、逻辑行局布线、逻辑仿真，直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作。

设计者的工作仅限于利用软件的方式，即利用硬件描述语言来完成对系统硬件功能的描述，在EDA工具的帮助下就可以得到最后的设计结果。

尽管目标系统是硬件，但整个设计和修改过程如同完成软件设计一样方便和高效。

EDA技术中最为瞩目的功能，即最具现代电子设计技术特征的功能就是日益强大的逻辑设计仿真测试技术。

EDA仿真测试技术只需通过计算机就能对所设计的电子系统从各种不同层次的系统性能特点完成一系列准确的测试与仿真操作，在完成实际系统的安装后还能对系统上的目标器件进行所谓边界扫锚测试。

这一切都极大地提高了大规模系统电子设计的自动化程度。

另一方面，高速发展的CPLD/FPGA器件又为EDA技术的不断进步奠定可坚实的物质基础。

CPLD/FPGA器件更广泛的应用及厂商间的竞争，使得普通的设计人员获得廉价的器件和EDA软件成为可能。

现代的EDA工具软件已突破了早期仅能进行PCB版图设计，或类似某些仅限于电路功能模拟的、纯软件范围的局限，以最终实现可靠的硬件系统为目标，配备了系统设计自动化的全部工具。

如配置了各种常用的硬件描叙平台VHDL、VerilogHDL、ABELHDL等；

配置了多种能兼用和混合使用的逻辑描述输入工具，如硬件描述语言文本输入法（其中包括布尔方程描述方式、原理图描述方式、状态图描述方式等）以及原理图输入法、波形输入法等；

同时还配置了高性能的逻辑综合、优化和仿真模拟工具。

研究意义：

理论意义：

随着人们生活水平的日益提高，社会体系日益完善，人们对于工作应用器材的要求也越来越高。

秒表做完日常生活中，应用特别广泛，精确且方便的秒表就成为越来越多的人的选择。

本次设计的数字秒表是基于FPGA芯片，利用VHDL语言来编译的，具有开关、时钟和显示功能，其体积小，携带方便。

其理论意义在于通过该课题的学习，理解FPGA的概念、数字秒表的组成结构、设计步骤、实现方法、应用领域，理解FPGA的应用、编程方法和VHDL的学习。

现实意义：

秒表是一种常见的计时工具，种类比较多。

这里用EDA技术设计一种基于FPGA的数字秒表。

它可以为用户提供了传统的PLD技术无法达到的灵活性，带来了巨大的时间效益和经济效益，是可编程技术的实质性飞跃。

FPGA还是有其具大的优势比如它的高速性。

同时通过本课题的研究，掌握数字秒表用FPGA实现得理论设计方法，学会分析。

掌握在FPGA开发环境和实现数字秒表的方法和步骤，有利于我更好地掌握数字秒表在FPGA上的实现方法，提高我学习FPGA和应用FPGA的兴趣与水平。

二、毕业论文（设计）研究内容、拟解决的主要问题：

研究内容：

设计一款基于VHDL的数字秒表，设计师在开发软件QuartusII进行输入编译、仿真，运用VHDL硬件描述语言在实验开发板上实现秒表的整体设计，实现了闹钟系统计时、报警等功能。

数字秒表计时范围为0.01秒～12小时，首先需要获得一个比较精确的计时基准信号，这里是周期为1/100s的计时脉冲。

因此秒表可由1个分频器、4个十进制计数器（1/10秒、1秒、1分、1时）以及3个六进制计数器（10秒、10分、10时）组成

解决的问题 

：

1.计算器的设计功能：

（1）计时器能显示1/100s的时间，时钟脉冲频率是1KHz;

（2）计时器计时长度是0.01秒到12小时；

（3）设置有复位和启/停开关，可以进行复位和控制计时进程。

2、设计基于VHDL的1/100s计时器，要求：

（1）阅读EDA,FPGA,VHDL数字登录的相关的论文，系统地了解用VHDL设计数字秒表的相关知识、原理、步骤、目的、意义。

（2）掌握数字秒表设计的步骤，系统逻辑功能的确定——系统的描述——算法的设计——电路结构的选择——电路的实现。

（3）掌握QuartusII软件平台的应用和操作，学会用软件设计并模拟仿真电路，按照要求实现的功能去设计数字秒表。

3.拟采用的研究方法

用VHDL设计1/100s计时器，采用以下研究方法：

（1）确定系统的逻辑功能，建立算法流程，选择电路结构，确定设计电路所需要的数据处理和控制模块。

（2）在QuartusII软件平台采用图形输入和文本输入混合方式建立描述文件，图形输入表明系统的组成，并给出各模块的连线关系，文本输入确定各个模块的端口和功能。

（3）用编译器将顶层图形输入文件和VHDL输入文件结合并编译，模拟仿真校验设计后，生成设计文件。

三、毕业论文（设计）研究方法、步骤及措施：

1、做好毕业设计的准备工作，网上查阅有关设计所需资料，图书馆查阅有关书籍，请教指导老师做好毕业设计的初步准备工作。

2、明确毕业设计的制作流程，清楚毕业设计的工作原理，如：

系统逻辑功能，算法流程，数据处理与控制，VHDL设计等的工作原理；

对VHDL程序设计进行学习，写出设计需要的程序，学习在设计过程中使用的仿真软件，如：

QuartusII等软件。

利用计算机等工具画出毕业设计的电路图，写出设计当中用到的程序，进行电路仿真，并进行调试。

做好实验的数据，材料等。

3、在上述步骤后，按以下的方案进行毕业设计的实施。

第一阶段：

2011年月11月20日前毕业设计（论文）题目上报指导老师。

第二阶段：

2011年月11月30日前接受毕业设计任务书，学习毕业设计（论文）要求及有关规定，收集资料、开始撰写开题报告。

第三阶段：

2011年12月5日前上交开题报告，由指导老师审阅。

第四阶段：

2012年4月1日前利用QuartusII编写程序，完成元器件的购买，收集资料，开始设计并撰写论文，初稿完成。

第五阶段：

2012年4月20日至2012年5月上旬用不同方式与指导老师交流，沟通毕业设计进展情况。

第六阶段：

2012年5月20日完成并提交正式毕业设计成果。

四、主要参考文献：

[1]潘松，黄继业，EDA技术与VHDL[M]北京：

清华大学出版社，2009

[2]谭会生等.EDA技术基础[M].长沙：

湖南大学出版社.2004

[3]卢毅,赖杰.VHDL与数字电路设计[M].北京：

科学出版社,2001

[4]汉泽西等编著.EDA技术及应用[M].北京：

北京航空航天大学出版社，2004

[5]谭会生,张昌凡.EDA技术及应用[M].西安：

电子科技大学出版社,2001

是否可以进入论文（设计）研究：

年月日

系主任签名：

百色学院本科毕业论文（设计）中期自查表

年级

08级

专业

本人投入的时间和精力

每周平均工作10小时，出勤情况：

较好（）、一般（√）、差（）。

影响时间投入的原因：

找工作（）、自身水平（）、其他原因考研复习。

指导教师的投入

指导教师每周指导1次，大约1小时；

指导形式：

网络（√）、电话（）、面对面（√）、其他；

指导效果：

好（√）、较好（）、一般（）、差（）。

毕业论文（设计）工作情况

是否能按任务书的“进程安排”完成工作：

是（√）、否（），已完成内容占全部工作50％。

你的论题是：

自选（√）、专业安排（）、跨专业（）。

论题是否结合专业（是）、难度（适当）、工作量（一般）。

自己对毕业设计（论文）文件规范的学习情况：

已了解（）、部分了解（√）、不清楚（）。

条件保障

试验设备和器材是否得到保证：

是（√）、否（）。

学校提供的图书资料是否满足需要：

是（）、一般（√）、否（）。

学校计算机上机条件：

好（）、较好（√）、不好（）；

约需机时。

经费来源：

学校（）、个人（√）、尚无需要（）。

存在问题及

整改思路

论文初稿才开始做，没花足够时间深研，实物和软件仿真还未完成，没有体现FPGA在实验中的应用，对FPGA在数字秒表的应用不是很了解，而且缺乏实例跟图形，相关的文献跟期刊也不多。

继续查阅大量相关资料，并积极和师兄，师姐，老师联系，认真听取师兄，师姐，老师的建议，做好软件仿真跟硬件设计，完善论文的撰写。

学生签名：

年月日

电子信息工程　2008110241庞建铿指导老师　许发翔

摘要：

EDA技术作为电子工程领域的一门新技术，极大的提高了电子系统设计的效率和可靠性。

该设计就是基于FPGA在QuartusII软件下利用VHDL语言结合硬件电路来实现数字秒表的功能，采用ALTRA公司CycloneII系列的EP2C5T144C8N芯片进行仿真，并给出仿真结果。

数字秒表有4个主要模块，分别是分频电路，去抖电路，计时电路，显示电路。

用VHDL语言编程来实现各个模块的功能，再用例化来实现各模块的连接，从而实现整个数字秒表的功能。

该电路能够实现计时功能，计时精度高,电路简单。

关键字：

FPGA；

EDA；

VHDL；

QuartusII；

数字秒表

ThedesignofdigitalstopwatchbasedonFPGA

Abstract:

EDAtechnologyaselectronicengineeringofanewtechnology,greatlyenhancingtheelectronicsystemdesignefficiencyandreliability.ThedesignisbasedonFPGAinQuartusIIofVHDLlanguagesoftwarewiththehardwarecircuittorealizethefunctionofdigitalastopwatch,thecompanyCycloneIIALTRAseriesofEP2C5T144C8Nchipsforsimulation,andthesimulationresultsaregiven.Digitalstopwatchtherearefivemainmodules,respectivelyispoint’sfrequencycircuit,toshakecircuit,timingcircuit,controlcircuit,showcircuit.WithVHDLlanguageprogrammingtorealizethefunctionofeachmoduleof,againcasestoachieveeachmoduleoftheconnection,andmakethedigitalstopwatchfunction.Thiscircuitcanachievegoodtimingfunction,timingprecisionishigh.

KeyWords：

Digitalstopwatch

第一章绪论

数字秒表是日常生活中比较常见的电子产品，其设计也是EDA技术中重要的设计之一[1]。

EDA是20世纪90年代初以来迅速发展起来的现代电子工程领域的一门新技术。

它以可编程逻辑器件（PLD）为载体，以计算机为工作平台，以EDA工作软件为工作环境，以硬件描述语言（VHDL）为电子系统功能描述方式，以电子系统设计为应用方向的电子产品自动化设计过程。

在当今以数字化和网络化为特征的信息技术革命大潮中，电子技术得到了飞速发展，现代电子产品渗透到了社会的各个领域。

现代电子产品的性能进一步提高，功能越来越复杂，集成化智能化程度越来越高，更新换代的节奏越来越快，开发风险越来越大，而且向着功能多样化，体积小型化，功耗最低化的趋势发展。

所有这些都给电子系统的设计带来了前所未有的压力，唯一的出来就是熟练掌握EDA技术，并获得其有力支持。

EDA技术的出现，极大的提高了电子系统设计的效率和可靠性，减轻了设计者的劳动强度，EDA是电子产品开发研制的动力源和加速器，是现代电子技术的核心。

随着基于PLD的EDA技术的发展和应用领域的扩大和深入，它在电子信息，通信工程，自动控制及计算机应用等领域的重要性日益突出。

随着电子技术与计算机技术的发展，熟练掌握和应用EDA技术已成为电子类及相关专业学生不可或缺的一项技能，。

本文介绍的数字秒表，利用基于VHDL的EDA设计工具，采用大规模可编程逻辑器件FPGA，通过设计芯片来实现系统功能。

给出了顶层电路图,和各模块的设计.增加了消除抖动的控制方法,消除了开关按键的机械抖动.通过编辑、编译和器件编程,并通过编程器将引脚下载到ALTRA公司CycloneII系列EP2C5T144C8N芯片进行仿真,经实际电路测试验证,达到了预期的设计要求,显示结果基本准确。

本次设计突出应用性，以加强工程实践能力和工程设计能力[2]。

1.1课题背景

EDA技术就是以计算机为工具，在EDA软件平台上，对以硬件描述语言VHDL为系统逻辑描述手段完成的设计文件自动地完成逻辑编译、逻辑化简、逻辑分割、逻辑综合及优化、逻辑行局布线、逻辑仿真，直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作[2]。

如配置了各种常用的硬件描述平台VHDL、VerilogHDL、ABELHDL等；

同时还配置了高性能的逻辑综合、优化和仿真模拟工具[3]。

1.2硬件描述语言——VHDL

1.2.1VHDL的简介

VHDL语言是一种用于电路设计的高级语言。

它在80年代的后期出现。

最初是由美国国防部开发出来供美军用来提高设计的可靠性和缩减开发周期的一种使用范围较小的设计语言。

但是，由于它在一定程度上满足了当时的设计需求，于是他在1987年成为AI/IEEE的标准（IEEESTD1076-1987）。

1993年更进一步修订，变得更加完备，成为AI/IEEE的AI/IEEESTD1076-1993标准。

目前，大多数的CAD厂商出品的EDA软件都兼容了这种标准。

自IEEE公布了VHDL的标准版本，IEEE-1076（简称87版）之后，各EDA公司相继推出了自己的VHDL设计环境，或宣布自己的设计工具可以和VHDL接口。

此后VHDL在电子设计领域得到了广泛的接受，并逐步取代了原有的非标准的硬件描述语言。

1993年，IEEE对VHDL进行了修订，从更高的抽象层次和系统描述能力上扩展VHDL的内容，公布了新版本的VHDL，即IEEE标准的1076-1993版本，（简称93版）。

现在，VHDL和Verilog作为IEEE的工业标准硬件描述语言，又得到众多EDA公司的支持，在电子工程领域，已成为事实上的通用硬件描述语言。

有专家认为，在新的世纪中，VHDL语言将承担起大部分的数字系统设计任务[4]。

1.2.2VHDL语言的特点

VHDL的程序结构特点是将一项工程设计，关于用VHDL和原理图输入进行CPLD/FPGA设计的粗略比较：

在设计中，如果采用原理图输入的设计方式是比较直观的。

你要设计的是什么，你就直接从库中调出来用就行了。

这样比较符合人们的习惯。

在对一个设计实体定义了外部界面后，一旦其内部开发完成后，其他的设计就可以直接调用这个实体。

这种将设计实体分成内外部分的概念是VHDL系统设计的基本点。

应用VHDL进行工程设计的优点是多方面的。

（1）与其他的硬件描述语言相比，VHDL具有更强的行为描述能力，从而决定了他成为系统设计领域最佳的硬件描述语言。

强大的行为描述能力是避开具体的器件结构，从逻辑行为上描述和设计大规模电子系统的重要保证。

（2）VHDL丰富的仿真语句和库函数，使得在任何大系统的设计早期就能查验设计系统的功能可行性，随时可对设计进行仿真模拟。

（3）VHDL语句的行为描述能力和程序结构决定了他具有支持大规模设计的分解和已有设计的再利用功能。

符合市场需求的大规模系统高效，高速的完成必须有多人甚至多个代发组共同并行工作才能实现。

（4）对于用VHDL完成的一个确定的设计，可以利用EDA工具进行逻辑综合和优化，并自动的把VHDL描述设计转变成门级网表。

（5）VHDL对设计的描述具有相对独立性，设计者可以不懂硬件的结构，也不必管理最终设计实现的目标器件是什么，而进行独立的设计。

1.2.3VHDL的设计流程

它主要包括以下几个步骤：

（1）文本编辑：

用任何文本编辑器都可以进行，也可以用专用的VHDL编辑环境。

通常VHDL文件保存为.vhd文件。

（2）功能仿真：

将文件调入VHDL仿真软件进行功能仿真，检查逻辑功能是否正确（也叫前仿真，对简单的设计可以跳过这一步，只在布线完成以后，进行时序仿真）

（3）逻辑综合：

将源文件调入逻辑综合软件进行综合，即把语言综合成最简的布尔表达式。

逻辑综合软件会生成.edf或.edif的EDA工业标准文件。

（4）布局布线：

将.edf文件调入PLD厂家提供的软件中进行布线，即把设计好的逻辑安放PLD/FPGA内。

（5）时序仿真：

需要利用在布局布线中获得的精确参数，用仿真软件验证电路的时序。

（也叫后仿真）通常以上过程可以都在PLD/FPGA厂家提供的开发工具。

（6）器件编程

1.3数字秒表的设计的要求

设计一个基于FPGA的数字秒表的具体化技术指标如下：

（1）能对0秒～12小时范围进行计时；

（2）计时精度达到10ms；

（3）设计复位开关和启停开关，复位开关可以在任何情况下使用，使用以后计时器清零，并做好下一次计时的准备。

（4）用FPGA器件实现，用VHDL语言编程，并进行下载，仿真。

1.4数字秒表设计的目的

本次设计的目的就是在掌握VHDL语言的基础上，了解EDA技术，掌握状态机工作原理，同时了解计算机时钟脉冲是怎么产生和工作的。

在掌握所学的计算机组成与结构课程理论知识时。

通过对数字秒表的设计，进行理论与实际的结合，提高与计算机有关设计能力，提高分析、解决计算机技术实际问题的能力。

通过毕业设计深入理解计算机结构与控