数字电子技术实验指导书.docx

资源描述

数字电子技术实验指导书.docx

《数字电子技术实验指导书.docx》由会员分享，可在线阅读，更多相关《数字电子技术实验指导书.docx（20页珍藏版）》请在冰点文库上搜索。

数字电子技术实验指导书.docx

数字电子技术实验指导书

数字电子技术

综合性、设计性实验

指导书

于瑞红编

防灾科技学院

2013年4月

实验一　基本逻辑门电路功能测试

一、实验目的

1．初步学习使用数字电子实验箱。

2．在数学电路学习机上测试基本逻辑门电路的功能。

二、实验仪器及材料

1．数字电子实验箱

2．与非门（74LS20）、异或门（74LS86）、与或非门（74LS64）

三、预习要求

1．预习基本逻辑门电路的功能。

2．画出与非门、异或门、与或非门的逻辑真值表。

四、实验概述

1．与非门的逻辑功能

　与非门的逻辑功能是：

当输入端有一个或一个以上是低电平时，输出端为高电平；只有当输入端全部为高电平时，输出端才是低电平（即有“0”得“1”，全“1”得“0”。

）其逻辑表达式为

本实验采用四输入双与非门74LS20，其引脚排列如图1.1所示。

图1.1图1.2

2．异或门的逻辑表达式为

本实验采用二输入四异或门74LS86，其引脚排列如图1.2所示。

3．与或非门的逻辑表达式为

本实验采用与或非门74LS64，其引脚排列如图1.3所示。

图1.3图1.4

五、实验任务

1．测试与非门的逻辑功能。

在数字实验箱上插装一个与非门（74LS20），用逻辑电平开关的输出作为与非门的输入，发光二极管作为与非门的输出指示，改变输入电平，记录下与非门的输出状态，画出真值表，测试结果应与真值表相符。

2.测试异或门的逻辑功能。

在数字实验箱上插装一个异或门（74LS86），其引脚排列如图1.2所示。

选择两个逻辑电平开关的输出作为异或门的输入，用发光二极管作为输出指示，改变输入电平，记录异或门的输出状态，画出真值表。

3．图1.4所示是一个与或非门，写出它们的逻辑表达式。

在数字实验箱上插装一个与或非门（74LS64），测试它的逻辑功能。

记录测试结果并列真值表。

六、实验报告

1．要求画出真值表并与测试结果比较。

2．回答下列两个问题：

（1）两个TTL与非门的输出端是不许短路的，你能说明原因吗？

（2）在与非门中，不用的输入端怎么办？

3.写明实验目的、内容、原理、步骤、数据、收获和体会。

综合性、设计性实验指导书

实验二：

组合逻辑电路的设计

实验类型：

综合性□设计性■

所属课程及代码：

★数字电子技术（2010011）

实验学时：

2学时

一、实验目的

1、学会综合运用常用门电路设计数字系统

2、学会组合逻辑电路的设计方法

3、掌握实现组合逻辑电路的连接及调试方法，锻炼解决实际问题的能力。

二、实验内容

组合逻辑电路由门电路组合而成，电路中没有记忆单元，没有反馈回路。

电路的特点是在任一时刻的输出状态只决定于该时刻各输入状态的组合，而与电路的原状态无关。

设计组合逻辑电路所要完成的工作，是设计者按照给定的具体逻辑问题（逻辑命题）设计出最简单的逻辑电路，并将其实现为实际的装置。

组合逻辑电路的设计步骤：

（1）根据实际问题进行逻辑抽象得到真值表。

根据设计要求，首先确定输入输出变量，并对他们进行逻辑状态赋值，确定逻辑“0”和逻辑“1”所对应的状态，然后准确列些真值表。

（2）根据真值表写出逻辑表达式。

（3）用卡诺图或逻辑代数法进行化简，求出最简逻辑表达式。

（4）按照最简逻辑表达式，画出相应的逻辑图。

本实验所设计的一些芯片资料如下所示：

74LS20，四输入双与非门，即在一块集成块内含有两个互相独立的与非门，每个与非门有四个输入端。

其引脚排列、逻辑符号如图1.1（a）、（b）所示。

（b）

（a）

图1.174LS20引脚排列及逻辑符号

74LS00，双输入四与非门，即在一块集成块内含有四个互相独立的与非门，每个与非门有两个输入端。

其引脚排列、逻辑符号如图1.2（a）、（b）所示。

（b）

（a）

图1.274LS00引脚排列及逻辑符号

74LS04，六非门，即在一块集成块内含有六个互相独立的非门，每个非门有一个输入端。

其引脚排列、逻辑符号如图1.3（a）、（b）所示。

（b）

（a）

图1.374LS04引脚排列及逻辑符号

三、实验仪器、设备及器材

数字电路实验装置，74LS20、74LS00、74LS04常用数字电路集成电路，若干导线，万用表等。

（74LS20双四输入与非门）

四、实验任务

1、设计一个举重裁判电路。

在一名主裁判（A）和两名副裁判（B、C）中，必须有两人以上（必有主裁判）认定运动员的动作合格，试举才算成功。

2、设计一个4人提案表决电路,要求4人中有3人或4人同意,则提案通过,否则提案被否决.

五、实验要求

任务一要求：

1、写明设计过程（列出真值表；表达式）

2、用逻辑门电路实现

3、在实验箱上连接调试电路以实现相应的逻辑功能。

任务二：

1、自选至少两种中规模集成电路完成，写明必要的设计过程

2、自任务公布之日起三日内，有班长统计本班完成任务二所选用的芯片型号及数量

3、在实验箱上连接调试电路以实现相应的逻辑功能。

六、考核形式

实验成绩总分以100分计，其中实验设计（方案制订）占20%，实验准备占10％，实验操作占20%，实验结果（数据或图表、程序等）占30%，实验报告占10%、考勤及其它占10％。

七、实验报告

1、选择设计方案，画出总电路原理框图，叙述设计思路；

2、分析实验中出现的问题，写出解决办法；

3、设计过程中的创新点与体会、建议。

4、元件清单。

八、思考题

1、组合逻辑电路的设计方法是什么？

2、按照电路简单可靠经济的原则该如何设计电路？

综合性、设计性实验指导书

实验三：

4路数字竞赛抢答器的设计

实验类型：

综合性□设计性■

所属课程及代码：

★数字电子技术（2010011）

实验学时：

4学时

一．实验目的：

1.学习数字电路中D触发器、组合逻辑门电路等单元电路的综合运用。

2.熟悉4路数字竞赛抢答器的工作原理。

3.了解简单数字系统实验、调试及故障排除方法。

二．实验内容：

工厂、学校和电视台等单位常举办各种智力比赛，抢答器是竞赛问答中常用的一种装置，其发展也比较快。

它的任务是从若干名参赛者中确定出最先的抢答者。

从原理上讲，数字抢答器是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。

在本次设计中抢答器的基本功能如下：

（1）可同时供4名选手参加比赛使用，各用一个抢答按钮，按钮的编号与选手的编号相对应，分别是J1、J2、J3、J4。

（2）主持人设置一个控制开关S，用来控制系统的清零和抢答的开始。

（3）抢答器应具有互锁功能，某组抢答后能自动封锁其他各组进行抢答。

抢答开始后，若有选手按动抢答按钮，对应的LED数码管应该被立即点亮，同时要封锁输入电路，除复位按键S之外的输入被锁定，禁止其他选手抢答。

优先抢答选手对应的LED数码管一直保持到主持人将系统清零后熄灭。

抢答器的组成框图如下图1.1所示：

设计过程中所设计的主要元件资料如下：

74LS175，为由4路上升沿触发的D触发器组成的4路锁存器，其引脚排列图与逻辑功能示意图如下图1.2（a）、（b）所示，其功能表如表1-1所示：

（a）

（b）

图1.274LS175引脚图与逻辑功能示意图

表1.174LS175功能表

输入

输出

保持

74LS21，四输入双与门，其芯片引脚图如图1.3所示：

图1.374LS21引脚图

三、实验仪器、设备及器材

数字电路实验装置，74LS175、74LS21、74LS00常用数字电路集成电路，按钮5个，1k电阻5个，发光二极管4个，导线若干，万用表等。

四、实验要求

1、设计一台4路数字抢答器，具体要求如下：

1）可同时供4名选手参加比赛使用，各有一个抢答按钮，按钮的编号与选手的编号相对应，分别是J1、J2、J3、J4。

2）给主持人设置一个控制开关S，用来控制系统的清零和抢答的开始。

3）抢答器应具有互锁功能，某组抢答后能自动封锁其他各组进行抢答。

抢答开始后，若有选手按动抢答按钮，对应的LED数码管应该被立即点亮，同时要封锁输入电路，除复位按键S之外的输入被锁定，禁止其他选手抢答。

优先抢答选手对应的LED数码管一直保持到主持人将系统清零后熄灭。

2、根据实验任务，自选好所需芯片，设计出详细的原理图。

3、在实验箱上连接电路验证逻辑功能。

五、实验预习要求

1.复习数字电路中D触发器、组合逻辑门电路等部分内容。

2.分析设计4路数字竞赛抢答器组成、各部分功能及工作原理。

六、考核形式

七、实验报告

1、选择设计方案，画出总电路原理框图，叙述设计思路；

2、分析实验中出现的问题，写出解决办法；

3、设计过程中的创新点与体会、建议。

4、元件清单。

八、思考题

1、抢答器若能显示抢答编号，电路该如何设计？

2、如何给电路设计定时抢答的功能？

综合性、设计性实验指导书

实验四：

秒信号计数显示定时电路

实验类型：

综合性■设计性□

所属课程及代码：

★数字电子技术（2010011）

实验学时：

4学时

一．实验目的：

1.掌握数字电路中计数器、CP时钟脉冲源、译码显示电路等单元电路的综合运用，掌握任意进制计数器的设计方法。

2.综合运用所学知识进一步提高逻辑电路的识图能力。

3.了解中规模集成组件的性能与应用。

二．实验内容：

秒信号计数显示定时电路是利用中规模集成电路构成的数字显示定时电路，其工作原理为：

按微动开关，计时开始，两位十进制显示所计时间，到达给定时间（60s）时计时停止，蜂鸣器及发光二极管发出报警信号。

图1.1是秒信号计数显示定时电路原理框图，图1.2是秒信号计数显示定时电路原理图。

图1.1秒信号计数显示定时电路原理框图

由图可知，该系统可分为以下几个单元：

1、计数译码显示单元：

由两只74LS90十进制计数器组成两位计数器，经74LS248译码器及七段数码显示器完成对秒信号的计数显示。

2、控制单元：

微分电路和与非门组成启动脉冲形成电路，当微动开关接通瞬间，发出一个启动脉冲RS触发器置位，主控门打开，时标脉冲通过主控门，计时开始，当定时到，经计数器反馈来的停止信号，将触发器复位，主控门被封锁，停止计时。

3、报警信号单元：

到达给定时间时计时停止，蜂鸣器及发光二极管发出报警信号。

图1.2秒信号计数显示定时电路原理图

系统中所设计的主要元件资料如下：

74LS90，异步的二-五-十进制计数器，其引脚排列如图1.3所示。

图1.374LS90引脚排列图

表1.174LS90复位\计数功能表

复位输入

输出

（1）

（2）

（1）

（2）

计数

CP0为二分频计数器的输入，下降沿有效，输出QA的频率为CP0的1/2。

QD、QC、QB为五进制计数器的输出，输入CP1下降沿有效。

如果计数脉冲从CP0输入，QA输出作为五进制计数器CP1的输入，即构成8421BCD码十进制计数器，输出码从高位至低位顺序为QD、QC、QB、QA，计数时序表如表1.2所示。

如果计数脉冲从CP1输入，QD输出作为五进制计数器CP0的输入，即构成5421BCD码十进制计数器，输出码从高位至低位顺序为QA、QD、QC、QB，计数时序表如表1.3所示。

表1.28421BCD码计数顺序表1.35421BCD码计数顺序

Count

输出

Count

输出

74LS248，具有内部上拉电阻的BCD到七段显示解码器/驱动器，输出端（a~g）为低电平有效，可直接驱动指示灯或共阴极LED。

其引脚排列图如图1.4所示。

图1.474LS248引脚排列图

引出端符号：

1）A,B,C,D译码地址输入端

2）/BI消隐输入（低电平有效）

3）/LT灯测试输入端（低电平有效）

4）/RBI脉冲消隐输入端（低电平有效）/RBO脉冲消隐输出（低电平有效）

5）a~g段输出（低电平有效）

三．实验设备及器件：

1.数字电路实验箱1台

2.数字万用表1块

3.双踪示波器1台

4.器件：

74LS90二-五-十进制计数器2片

74LS248七段显示译码器2片

74LS00四2输入与非门2片

电阻：

1kΩ1个、1MΩ2个、300Ω14个

电容：

0.1μF1个

七段显示译码器：

2个

蜂鸣器：

1个

发光二极管：

1个

三极管：

1个

四．实验要求：

在proteus中搭建仿真电路并进行仿真，具体要求如下：

1.搭接并调试计数译码显示单元。

2.搭接控制单元。

3.搭接蜂鸣器及发光二极管报警电路并调试其功能。

4.搭接系统完整电路并调试其功能。

五．实验预习要求：

1.认真阅读原理图，分析其工作原理，明确其中每个组件及元件的作用。

2.通过查阅相关资料了解组件的逻辑功能、使用条件和方式。

六．考核形式

实验成绩总分以100分计，其中实验准备占10％，实验操作占40％，实验结果（数据或图表等）占30%，实验报告占10%、考勤及其它占10％。

七．实验报告：

1.分析秒信号计数显示定时电路各部分功能及工作原理。

2.总结数字系统的设计、调试方法。

3.分析实验中出现的故障及解决办法。

4．本次实验的收获和体会

八．思考题：

1.若在图1.1电路中由555定时器组成的多谐振荡器提供重复频率1Hz的矩形脉冲作为时钟脉冲，电路该如何设计？

2.用74LS90设计的六十进制计数器电路是否是唯一的？

能否再举出两款状态转换关系不同的电路？

3.74LS90能否采用同步级联方式，为什么？

综合性、设计性实验指导书

实验名称五：

数字电子钟的设计

实验类型：

综合性□设计性■

所属课程及代码：

★数字电子技术（2010011）

实验学时：

6学时

一、实验目的

1、学会综合运用常用中规模集成电路设计数字系统

2、学会仿真调试技术

3、完成数字钟的基本功能及扩展电路的设计任务

二、实验内容

数字钟是一个将“时”，“分”，“秒”显示于人的视觉器官的计时装置。

它的计时周期为12小时，显示满刻度为12时59分59秒，另外应有校时功能和报时功能。

因此，一个基本的数字钟电路主要由译码显示器、“时”，“分”，“秒”计数器、校时电路、报时电路和振荡器组成。

干电路系统由秒信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路、整点报时电路组成。

秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用石英晶体振荡器加分频器来实现。

将标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。

“分计数器”也采用60进制计数器，每累计60分钟，发出一个“时脉冲”信号，该信号将被送到“时计数器”。

“时计数器”采用12进制计时器，可实现对12小时的累计。

译码显示电路将“时”、“分”、“秒”计数器的输出状态送给七段显示译码器译码，通过六位LED七段显示器显示出来。

整点报时电路是根据计时系统的输出状态产生一脉冲信号，然后去触发一音频发生器实现报时。

校时电路时用来对“时”、“分”、“秒”显示数字进行校对调整的。

1、振荡器

振荡器的作用是产生时间标准信号。

数字钟的精度就是主要取决于时间标准信的频率和稳定度。

2、计数器

根据计数周期分别组成两个60进制（秒、分）和一个12进制（时）的计数器。

把它们适当连接可以构成秒、分、时的计数，实现计时功能。

3、译码和数码显示电路

译码和数码显示电路是将数字钟的计时状态直观清晰地反映出来。

可被人们的视觉器官所接受。

显示器件选用LED七段数码管。

在译码显示电路输出信号的驱动下，显示出清晰直观的数字符号。

4、校时电路

数字钟电路由于秒信号的精确性和稳定性不可能做到完全准确无误，又因为电路中其他的原因数字钟总会产生走时误差的现象。

所以，电路中就应该有校准时间功能的电路。

5、报时电路

当数字钟显示整点时，应能报时。

要求当数字钟的“分”和“秒”计数器计到59分50秒时，驱动音响电路。

6、原理框图

7、实现方案

自行选择芯片，例如74LS90、74LS192、74LS160、74LS161、555、晶振等常用数字电路集成电路，来完成电路的设计与调试，并最终完成设计。

三、实验仪器、设备及器材

数字电路实验装置，74LS90、74LS192、74LS160、74LS161、555、晶振等常用数字电路集成电路，常用仪器，电脑，proteus软件等。

四、实验要求

1、自选常用数字集成电路设计数字电子钟。

要求实现基本功能：

①准确计时，以数字形式显示时、分、秒的时间

②小时的计时要求为“12翻1”，分和秒的计时要求为60进位

③校正时间，当电路发生走时误差时，要求电路具有校时功能

2、在实现基本功能进行功能扩展：

①定时控制

②仿广播电台正点报时

③报整点时数

3、用proteus仿真软件仿真原理图并打印仿真结果

五、实验预习要求

1、复习有关计数器和多谐振荡器的原理。

2、根据实验任务，自选好所需芯片，设计出详细的原理图。

六、考核形式

七、实验报告

1、题目要求

2、选择设计方案，画出总电路原理框图，叙述设计思路；

3、单元电路设计及基本原理分析；

4、提供参数计算，选择器件依据；

5、记录调试过程，对调试过程中所遇到的故障进行分析；

6、记录测试结果，并作简要说明；

7、设计过程中的创新点与体会、建议。

8、元件清单。

八、思考题

1、任意进制计数器的设计方式有几种？

各有什么区别？

2、显示译码器和数码显示管该如何配套使用？

3、分频器的分频规则是什么？

展开阅读全文