21．由四个触发器构成十进制计数器，其无效状态有_C_______。
A．四个B．五个C．六个D．七个
22．N位环形计数器可以直接作N节拍顺序脉冲发生器的原因是其____B____。
A．无效状态多B．由移位寄存器组成
C.有N个有效状态，且每个有效状态中只有一位为0或1
D．有效状态多
23.是8421BCD码的是（ABCD）。
A、1010B、0101C、1100D、1101
24.和逻辑式
相等的是（C）。
A、ABCB、1+BCC、AD、
25.二输入端的或非门，其输入端为A、B，输出端为Y,则其表达式Y=（C）。
A、ABB、
C、
D、A+B
26.一个T触发器，在T=1时，加上时钟脉冲，则触发器（D）。
A、保持原态B、置0C、置1D、翻转
27.欲对全班43个学生以二进制代码编码表示，最少需要二进制码的位数是（B）。
A、5B、6C、8D、43
28.逻辑函数F（A,B,C）=AB+BC+
的最小项标准式为（D）。
A、F（A,B,C）=∑m（0,2,4）B、F（A,B,C）=∑m（1,5,6,7）
C、F（A,B,C）=∑m（0,2,3,4）D、F（A,B,C）=∑m（3,4,6,7）
29.在何种输入情况下，“与非”运算的结果是逻辑0__B__。
A．全部输入是0B.任一输入是0C.仅一输入是0D.全部输入是1
30.在何种输入情况下，“或非”运算的结果是逻辑0__D__。
A．全部输入是0B.全部输入是1
C.任一输入为0，其他输入为1D.任一输入为1
31.一个8选1数据选择器的数据输入端有_C___个。
A.1B.2C.3D.4E.8
32.对于JK触发器，若J=K，则可完成__C__触发器的逻辑功能。
A.RSB.DC.TD.Tˊ
三、判断题
1．如果A+B=B+C，则A=C。
（X）
2．逻辑函数Y=
的对偶式Y，=
。
（X）
3.如果AB＝BC，则A＝B。
（X）
4.n个变量的逻辑函数的最小项共有2n个，其中对于变量的任何一种取值只有一个最小项的值为1。
（Y）
5.异或函数与同或函数在逻辑上互为反函数。
（X）
6.因为逻辑表达式A+B+AB=A+B成立，所以AB=0成立。
（X）
7.逻辑函数两次求反则还原，逻辑函数的对偶式再作对偶变换也还原为它本身。
（Y）
8．集成逻辑门电路中多余的输入端可以悬空。
（X）
9．增强型NMOS管的截止条件为UGS<＝UT。
（Y）
10．增强型PMOS管的截止条件为UGS<＝UT。
（Y）
11．集电极开路门可实现线与。
（X）
12．在电源电压均为5V时，具有同样功能的TTL电路比CMOS电路功耗大。
（Y）
13．TTL门电路的输入端悬空时相当于接逻辑0。
（Y）
14．CMOS门电路的输入端悬空时相当于接逻辑1。
（X）
15.CMOS门电路的多余输入端可以悬空，而TTL门电路的多余输入端不可以悬空。
（X）
16.74LS20属于CMOS类型逻辑门电路，CD4011属于TTL类型逻辑门电路。
（）
17．组合逻辑电路某一时刻的输出仅决定于该时刻的输入。
（Y）
18.将二进制代码转换成相应的信息的过程称为编码，而用二进制代码表示某种含义的信息的过程称为译码。
（X）
19.优先编码器的编码信号是相互排斥的，不允许多个编码信号同时有效。
（Y）
20.编码与译码是互逆的过程。
（Y）
21.二进制译码器相当于是一个最小项发生器，便于实现组合逻辑电路。
（Y）
22.输出低电平有效的译码驱动器要接共阳极的数码管才能正常显示数字。
（Y）
23.输出高电平有效的译码驱动器要接共阴极的数码管才能正常显示数字。
（Y）
24．电平触发的同步RS触发器具有空翻现象。
（X）
25.边沿型触发器比主从型触发器具有更强的抗干扰能力。
（Y）
26.主从型RS触发器比基本RS触发器具有更强的抗干扰能力。
（X）
27.D触发器的特性方程为Qn+1=D，与Qn无关，所以它没有记忆功能。
（Y）
28.RS触发器的约束条件RS=0表示不允许出现R=S=1的输入。
（Y）
29.同步触发器存在空翻现象，而边沿触发器和主从触发器克服了空翻。
（X）
30.对边沿JK触发器，在CP为高电平期间，当J=K=1时，状态会翻转一次。
（X）
31．时序逻辑电路的特点必含有存储电路。
（X）
32．同步计数器一定有同步置0或同步置数输入端。
（Y）
33．同步计数中各触发器触发脉冲的来源相同。
（Y）
34．异步计数器一定有异步置0或异步置数输入端。
（Y）
35．异步计数器中各触发器触发脉冲的来源不全相同。
（Y）
36．异步置0端为计数器置0时无需与时钟脉冲CP相配合。
（X）
37．因为同步置0端为计数器置0时，组成计数器的各触发器同时变为0状态，故称之为同步置0端。
（X）
38．五进制计数器的计数输出状态一定是000到101。
（X）
39.对于一个四位二进制计数器，若采用置数法实现七进制计数器，最多可以有十六种不同的方案。
（X）
40.数码寄存器通常采用串行输入，并行输出的工作方式。
（Y）
41.可逆计数器就是既能实现加法功能又能实现减法功能的计数器。
（Y）
42.同步时序逻辑电路中各触发器触发脉冲的来源相同，异步时序逻辑电路中各触发器触发脉冲的来源不同。
（Y）
四、逻辑函数化简
1．用公式法把下列函数化简为最简的与或表达式。
（1）F=
（2）F=
（3）F=
（4）F=
（5）
（6）F=
（7）F=
（8）F＝
2.用卡诺图把下列函数化简为最简与或表达式。
（1）F（A,B,C,D）=∑m（3,4,6,7,10,13,14,15）
（2）F（A,B,C,D）=∑m（0,2,6,8）且AB+AC=0
（3）F（A,B,C,D）=∑m（0,2,5,7,8,10,13,15）
（4）F（A,B,C,D）=∑m（3,5,7,11）+∑d（8,9,10,12,13,14,15）
（5）F（A,B,C,D）=∑m（1,7,9,10,11,12,13,15）
（6）F（A,B,C,D）=∑m（1,5,7,9,15）+∑d（3,8,11,14）
五、分析题
1.某组合逻辑电路如图5-1所示，试分析该电路的逻辑功能。
图5-1
2.图5-2是用集成译码器74HC138来驱动指示灯的电路，请问：
（1）当
接地，
接一脉冲信号并接一盏指示灯C时，试写出A、B、C三盏指示灯的变化规律。
（2）当
接高电平，
接一脉冲信号并接一盏指示灯C时，试写出A、B、C三盏指示灯的变化规律。
图5-2
3.电路如图5-3所示，请问：
（1）要使指示灯处于常亮的状态，
A、B、C三个开关应如何处理？
（打开、闭合）
（2）要使指示灯处于闪烁的状态，
A、B、C三个开关应如何处理？
图5-3
4.分析图5-4所示电路的逻辑功能。
（分别写出该电路的时钟方程、驱动方程、状态方程、列出状态转换表、画出状态转换图、说明其逻辑功能并检查能否自启动）
图5-4
5.分析图5-5所示电路的逻辑功能。
（分别写出该电路的时钟方程、驱动方程、状态方程、列出状态转换表、画出状态转换图、说明其逻辑功能并检查能否自启动）
图5-5
5.分析图5-6所示计数器电路，画出电路的状态转换图，说明这是多少进制的计数器。
十六进制计数器74HC161为异步清零，同步置数。
图5-6
六、设计题
1.用八选一数据选择器CT74HC151（逻辑符号示意图如图6-1）实现一个三输入多数表决电路。
（要求：
先列出真值表，求出逻辑函数表达式，然后在逻辑符号示意图上画出具体连线图）
图6-1
2.用八选一数据选择器CT74HC151（逻辑符号示意图如图6-2）实现如下功能：
判断三个输入变量，当它们相同时输出为1，否则为0。
（要求：
先列出真值表，求出逻辑函数表达式，然后在逻辑符号示意图上画出具体连线图）
图6-2
3.用八选一数据选择器CT74HC151（逻辑符号示意图如图6-3）实现组合逻辑函数F（A,B,C）=
，请写出具体分析过程并在逻辑符号示意图上画出连线图。
图6-3
4.有一火灾报警系统，设有烟感、温感和紫外光感三种不同类型的火灾探测器。
为了防止误报警，只有当其中两种或三种探测器发出探测信号时，报警才产生报警信号。
（要求：
用与非门设计产生报警信号的电路。
）
5.设计制作一个故障显示器，要求如下：
现场共有3个故障检测传感器，当有1处有故障时，黄色指示灯亮；当有2处有故障时，红色指示灯亮；当有3处有故障时，红色和黄色指示灯同时亮。
（要求：
（1）用逻辑与非门和异或门设计产生该故障显示电路；
（2）用3线－8线译码器74HC138实现该故障显示电路。
）
6.试用一片3线－8线译码器74HC138实现一个三变量的判奇电路，要求三个输入变量中有奇数个为1时，输出为1，否则为0。
（要求：
先列出真值表，求出逻辑函数表达式，然后在逻辑符号示意图上画出具体连线图）
7.试用一片3线－8线译码器74HC138实现如下逻辑函数
8.用集成十进制同步计数器CD40160（逻辑符号示意图如下）构成一个七进制计数器。
（该计数器为同步置数，异步清零，当CTT＝CTP＝1时，在CP上升沿实现计数功能）
9.用集成十进制同步计数器CD40160（逻辑符号示意图如下）构成一个五进制计数器。
（提示：
40160是异步清零，同步置数。
要求用两种方法：
（1）复位法；
（2）置数法，并设预置数Si=0011。
）
七、根据给定电路，画出输出波形
1.根据给定的CP、A、B的电压波形，画出触发器的输出端Q的波形，设触发器的初始状态为0。
图7-1
2.电路如图7-2所示，CP、A和B的波形如下，并设触发器的初态为0，试画出Q的波形图。
图7-2
3.在图7-3所示电路中，已知
为异步置0端，低电平有效；CP、A、B和C的波形如图所示，设触发器的初态为0，试画出输出端Q的波形。
图7-3
4.在图7-4示电路中，已知
为异步置1端，低电平有效；CP、A、B和C的波形如图所示，设触发器的初态为0，试画出输出端Q的波形。
图7-4
5.假设如图7-5所示的各触发器的起始状态均为0，试画出在CP作用下Q端的波形。
图7-5
6.根据给定的A、B的波形，画出图7-6所示逻辑门电路的输出端Y的波形。
7.根据给定的J、K的波形，画出图7-7所示触发器的输出端Q的波形。
升级会员 