计算机组成原理第一章DOC.docx

计算机组成原理第一章DOC.docx

《计算机组成原理第一章DOC.docx》由会员分享，可在线阅读，更多相关《计算机组成原理第一章DOC.docx（34页珍藏版）》请在冰点文库上搜索。

计算机组成原理第一章DOC

计算机组成原理第一章

三、计算机的发展

1、1946――1958年电子管时代

2、1958――1964年晶体管时代

3、1965――1972年集成电路时代

4、1971――1986年微型机时代

5、1986年以后巨大规模集成电路时代

结构：

运算器

控制器

存储器

输入设备

输出设备

输入设备:

将用户输入的原始数据和程序变为计算

机能识别的二进制存入到内存中。

输出设备：

将内存的数据和程序的处理结果转变

成人们能接受的形式输出。

主频/时钟周期：

f=1/T

CPU执行时间：

表示CPU执行一段程序所占用的CPU时间

CPU执行时间=CPU时钟周期数×CPU时钟周期

CPI：

每条指令周期数，即执行一条指令所需要的平均时钟

周期数。

CPI=执行某段程序所需要的CPU时钟周期数

÷程序所包含的指令条数

MIPS：

每秒百万指令数，即单位时间内执行的指令数

MISP=指令数÷（程序执行时间×106）

MFLOPS:

每秒百万次浮点操作次数

1、微机A，B采用不同频率的CPU芯片，片内逻辑电路完全相同，若A机的CPU主频为8MHZ，B机的为12MHZ

（1）A机的CPU时钟周期数为多少？

（2）若A机的平均指令执行速度为0.4MIPS,那么A机的平均

指令周期为多少?

（3）B机的CPU时钟周期数为多少？

解：

（1）A机的CPU周期=1÷8MHZ=0.125µs

（2）A机的平均指令周期=1÷0.4MIPS=2.5µs

（3）B机的CPU周期=1÷12MHZ=1/12µs

1、用于科学计算的计算机中，标志系统性能的主要参数是（D）。

A、主频B、主存容量C、MIPSD、MFLOPS

2、对计算机的软件资源和硬件资源进行管理是由（C）完成的。

A、用户程序B、语言处理程序

C、操作系统D、数据库管理程序

3、通常划分计算机发展时代的标准是（A）。

A、电子器件B、运算速度C、计算机结构D、所用语言

4、计算机的硬件能直接识别的语言是（C）。

A、自然语言B、高级语言C、机器语言D、汇编语言

5、完整的计算机系统应该包括（D）。

A、运算器存储器控制器B、外部设备和主机

C、主机和应用程序D、配套的硬件设备和软件系统证明:

§2.1数据与文字的表示方法---数据格式

数据格式

1.定点数：

（小数点的位置固定）

纯小数：

x0.x1x2x3……xn纯整数：

x0x1x2……xn.

正：

x0=0,0≤x≤2n-1掌握:

字长为n的定点数的表示范围

负：

x0=1,-（2n-1）≤x≤0

2.浮点数：

N=2±e×（±M）记阶表示法

EsE1……EmMsM1……Mn

浮点数举例:

设字长为8位，前3位为阶码，后5位为尾码

＋11.01=0.1101×2+10=1101000×2-101

01001101

-0.01101=-0.1101×2-01=-1101×2-101

10111101

将3.25转换为二进制浮点数格式01001101

定点数与浮点数范围比较

定点：

n＝8时，

定点数所能表示的范围0.0000001～0.1111111

浮点：

1、阶码3位，尾数5位

2-11×0.0001～211×0.11111/128～7.5

2、阶码4位，尾数4位：

2－111×0.001～2111×0.1111/1024～112

3、阶码5位,尾数3位

2－1111×0.01～21111×0.111/262144～536870912

***由此可知在浮点数中：

***阶码决定浮点数的范围；尾数决定浮点数的精度。

三、浮点数的规格化

根据范围和精度要求合理分配阶码和尾数，为了使尾数的有效数字不会丢失，要求尾数的最高位为非0数码。

正数：

0.1×××××

负数：

1.0×××××保证符号位与最高数值位相异（补码）

例题1：

写出x＝0.0001101B浮点数规格化形式，要求：

阶码用为4位补码表示，

尾数用8位原码表示。

解：

x＝0.1101×2-3=0.1101000×2-011

阶码：

1101尾码：

01101000

110101101000

例题2：

写出x＝－101.1101B的规格化表示形式,要求：

阶码用4位补码表示，尾数

用8位原码表示。

解：

x＝1.1011101×23

阶码：

0011尾数：

11011101

001111011101

例题1：

若浮点数x的754标准存储格式为（41360000）H，求其浮

点数的十进制数值。

解：

01000001001101100000000000000000

e=阶码-127=10000010－01111111=00000011=3

1.M=1.01101100000000000000000=1.011011

X=（-1）s×1.M×2e=+（1.011011）×23=1011.011=11.375

例题2：

将数（20.59375）转换成754标准的32位浮点数的

二进制存储格式。

解:

20.59375=10100.10011=1.010010011×24e=4

S=0E=4+127=131=10000011M=010010011

32位格式位:

01000001101001001100000000000000=（41A4C000H）

一、定点加减运算

1、补码加法[x]补＋[y]补＝[x+y]补

（1）x>0,y>0,则x+y>0[x]补＋[y]补＝x+y=[x+y]补（mod2）

2）x>0,y<0,则x+y>0或x+y<0

[x]补=x,[y]补=2+y[x]补＋[y]补＝x+2+y=2+（x+y）

若x+y>0，2+（x+y）>2，进位2丢失，又因为x+y>0，

所以[x]补＋[y]补＝x+y=[x+y]补（mod2）

若x+y<0，2+（x+y）<2，又因为x+y<0，

所以[x]补＋[y]补＝2+（x+y）=[x+y]补（mod2）

（3）x<0,y>0,则x+y>0或x+y<0（证明略）

4）x<0,y<0,则x+y<0

[x]补=2+x,[y]补=2+y

[x]补＋[y]补＝2+x+2+y=2+（2+x+y）=2+x+y=[x+y]补（mod2）

2、补码减法

[X-Y]补＝[X]补+[-Y]补＝[X]补－[Y]补

从[y]补求[-y]补的法则是：

对[y]补包括符号位“取反且最末位加１”，即得[-y]补

　　　　[-y]补＝￢[y]补＋２－n

故：

[-y]补＝－[y]补　　　（mod2）

例:

已知x1=-0.1110,x2=+0.1101,

求:

[x1]补,[-x]补,[x2]补,[-x2]补

解:

[x1]补=1.0010[x2]补=0.1101[-x1]补=0.1110[-x2]补=1.0011

3、溢出与检测

（x）补0.1011（x）补1.0011+

+（y）补0.1001（y）补1.0101

上溢：

两个正数相加，结果大于所能表示的最大正数；也称正溢。

下溢：

两个负数相加，结果小于所能表示的最小负数；也称负溢。

溢出判断方法：

（1）根据单符号位判断

两个同号相加，结果与其符号相反，则溢出

（2）利用进位值判断

最高数值位有进位，而符号位无进位或最高数值位无进位，而符号位有进位

则溢出。

（3）采用变形补码判断

利用模4补码，00表示正，11表示负，两个符号位同时参与运算，符号位相同无溢出，若为01，则为上溢，若为10，则为下溢。

1、补码加减运算法则

2、

3、2、算法改进

4、

5、

（1）判断一位产生位积以后，做一次加法运算，即以逐位

6、积累加代替所有位一次加。

7、

（2）用部分积右1位，代替位积左移一位，这样位积的相

8、加运算，这样就可以固定在同一位上进行。

9、

10、3、算法小结

11、

12、

（1）符号位单独处理，Pf＝x0⊕y0

（2）部分积的初值为0，Y只取数值部分，不要符号。

（3）若yn＝1，则＋x，结果右移一位，

若yn＝0，只右移一位。

二、补码一位乘

1、补码一位乘法的公式证明

[x·y]补=[x]补·（0.y1y2…….yn）-[x]补·y0

证明

（1）被乘数[x]补的符号任意,乘数[Y]补的符号为正

[X]补＝x0.x1x2….xn

[Y]补＝0.y1y2……yn

[X]补＝2＋x＝2n＋1＋x

[y]补＝y

[X]补•[Y]补＝（2n＋1＋x）y

＝2n＋1•y＋xy＝2（y1y2….yn）＋xy

式中y1y2….yn＝2n•y为整数

根据模的运算性质，有2（y1y2……yn）＝2

所以[X]补[Y]补＝2＋xy＝[xy]补=[X]补•y

=[x]补·（0.y1y2…….yn）

2、分步算法推导

[x·y]补＝[x]补·（0.y1y2……yn）－y0[x]补

＝[x]补（2-1y1+2-2y2+…….2-nyn）-[x]补y0

＝[x]补（-y0+（y1-2-1y1）+（2-1y2-2-2y2）+….（yn2-（n-1）-2-nyn））

＝[x]补[（y1-y0）＋（y2-y1）2-1＋…（yn-yn-1）2-（n－1）+（0-yn）2-n]

写出递推公式如下：

pi为部分积

[P0]补＝0

[P1]补＝2－1{[P0]补＋（yn＋1－yn）[X]补}

[P2]补＝2－1{[P1]补＋（yn－yn－1）[X]补}

……………….

[pi]补＝2－1{[Pi]补＋（yn-i+2－yn－i+1）[X]补}

……………….

[pn]补＝2－1{[Pn-1]补＋（y2－y1）[X]补}

[xy]＝[Pn＋1]补＝[Pn]补＋（y1－y0）[X]补

其中y0是y的符号位，yn＋1是人为附加位，其值为0。

3、补码一位乘法的运算法则

（1）被乘数采用双符号位参与运算。

（2）乘数取单符号位以决定最后一步是否需要校正，

即是否加[-X]补。

（3）乘数末尾增设附加位yn＋1，且初值为0。

（4）求得一次部分积右移一位，yn与yn＋1构成判断位。

（5）按上述算法进行n＋1步操作，但第n＋1位不移位，

只根据y0和y1的比较作出相应的运算。

ynyn+1yn+1-yn操作

000部分积右移一位

011部分积加[X]补右移一位

10－1部分积加[-X]补右移一位

110部分积右移一位

一、浮点加减运算

流程为仿pentium，但并没有使用IEEE754标准。

x=2Ex·Mx，y=2Ey·My

x±y=2Ex·Mx±2Ey·My=（2Ex-EyMx±My）2Ey

例题1：

x＝2010×0.11011011,y＝2100×（-0.10101100）,求x＋y

解：

记阶表示，扩充符号位，均用补码

x＝00010；0.11011011y＝00100；1.01010100

（1）对阶：

∆E=Ex-Ey＝[Ex]补+[-Ey]补＝00010+11100＝11110＝-2＜0

Ex向Ey看齐x变为：

x＝00100；0.00110110（11）

2）尾数求和：

[x]补00.00110110（11）

+[y]补11.01010100

11.10001010（11）

（3）规格化

Mx＋y＝1.00010101

（1）Ex＋y＝00011

（4）舍入处理：

Mx＋y＝1.00010110

结果：

x＋y＝2011×（－0.11101010）

1、法则

x＝2Ex·Mx，y＝2Ey·My

x×y＝2Ex＋Ey（Mx×My）

x÷y＝2Ex－Ey（Mx÷My）

2、步骤

（1）0操作数检查

（2）阶码运算，可用补码和移码两种方法

[x＋y]移＝[x]移＋[y]补

[x－y]移＝[x]移＋[-y]补 

（3）尾数处理

（4）规格化

（3）并行进位加法器

考查进位链：

Ci＝AiBi＋（Ai⊕Bi）Ci－1

其中：

AiBi只与本位进位有关，与低位产生的进位无关，

于是AiBi称为本地进位/进位发生，记做：

Gi

（Ai⊕Bi）Ci－1中，（Ai⊕Bi）若为1，进位上传，若为0，进位链中断，

于是（Ai⊕Bi）称进位条件/进位传送，记做：

Pi

由此：

原式变为Ci=Gi＋PiCi－1

现以4位为例：

即i＝1，2，3，4

C1=G1+P1C0

C2=G2+P2C1

C3=G3+P3C2

C4=G4+P4C3（构成串行进位链）

将C1C2C3进行替换，得

C1=G1+P1C0

C2=G2+P2G1+P2P1C0

C3=G3+P3G2+P3P2G1+P3P2P1C0

C4=G4+P4G3+P4P3G2+P4P3P2P1C0

1、冯.诺依曼机工作方式的基本特点是B。

A、多指令流单数据流B、按地址访问并顺序执行指令

C、堆栈操作D、存储器按内容选择地址

2、主机中能对指令产生译码的器件是C。

A、ALUB、运算器C、控制器D、存储器

3、微型计算机的发展是以B技术为标志。

A、操作系统B、微处理器C、磁盘D、软件

4、计算机中表示地址时使用A。

A、无符号数B、原码C、反码D、补码

5、在浮点数的编码表示中D在机器数中不出现，是隐含的。

A、阶码B、符号C、尾数D、基数

6、运算器虽由许多部件组成，但核心部分是B。

A、数据总线B、算术逻辑运算单元

C、多路开关D、累加寄存器

7、浮点数的表示范围和精度取决于A。

A、阶码的位数和尾数的位数

B、阶码采用的编码和尾数的位数

C、阶码采用的编码和尾数采用的编码

D、阶码的位数和尾数的编码

8、在定点运算器中，无论采用双符号位还是单符号位，必须有C，它一般用来实现。

A、译码电路，与非门B、编码电路，或非门

C、溢出判断电路，异或门D、移位电路，与或非门

9、算术逻辑运算单元74LS181可以完成D。

A、16种算术运算B、四位乘法运算功能和除法运算功能

C、16种逻辑运算功能D、16种算术运算和16种逻辑运算功能

10、四片74LS181和一片74LS182器件配合，具有如下进位传递功能B。

A、行波进位B、组内先行进位，组间先行进位

C、组内先行进位，组间行波进位D、组内行波进位，组间先行进位

11、在浮点数原码运算时，判断结果为规格化数的条件是D。

A、阶码的符号与尾数的符号不同

B、尾数的符号位与最高数值位相同

C、尾数的符号位与最高数值位不同

D、尾数的最高数值位为1

12、对于二进制码10000000，其值为0，则它是用D表示的，若其值为

-128，则它是用C表示的，若其值为-127，则它是用B表示的。

A、原码B、反码C、补码D、移码

13、8位原码能表示的不同数据的个数是C。

A、15B、16C、255D、256

14、X,Y为定点二进制数，其格式1位符号位，n位数值位，若采用Booth补

码一位乘实现乘法运算，则最多需要做加法运算的次数是C。

A、n-1B、nC、n+1D、n+2

15、若98H表示移码，则对应得十进制数是A。

A、24B、-24C、-101D、101

1、已知X=0.1011,Y=-0.0101,求[0.5X]补,[0.25X]补,[-X]补,2[-X]补,[0.5Y]补,[0.25Y]补,[-Y]补,2[-Y]补。

2、已知X=0.10110,Y=0.11111,用恢复余数和不恢复余数两种方法计算X÷Y。

3、已知X=-0.1101,Y=0.0110,用原码一位乘和补码一位乘计算X*Y的值。

4、已知X=0.1001000×24,Y=-0.1110010×23,

求X+Y。

（尾数8位,阶码5位）

1、已知X=0.1011,Y=-0.0101,求[0.5X]补,[0.25X]补,[-X]补,2[-X]补,[0.5Y]补,[0.25Y]补,[-Y]补,2[-Y]补

第3章重点复习

2、性能指标

存储容量：

存储单元的个数

存取时间TA：

启动一次读操作，到完成该操作所需的时间，

即发送读命令到数据出现在MDR上的时间间隔。

存储周期TM：

连续2次启动读操作所需的时间间隔，TM略大

于TA（中间有时间延迟）。

存储器带宽：

单位时间内存取的信息量（1/TMC）×B

3、DRAM的刷新

（1）刷新周期：

两次刷新的时间间隔（2ms，4ms，8ms）

（2）刷新目的：

维持mos动态记忆单元的存储信息，每隔一

段时间必须对存储体中所有的记忆电容充电，以恢复原

来的电荷。

（3）刷新实现：

读出有再生功能（选中字选线），因此对存

储器进行刷新时，只加行地址，不加列地址，定时按行

进行，内部读,不输出信息，同一行的记忆单元同时被刷

新。

（4）刷新策略

a：

集中式刷新

b：

分散式刷新

c：

异步式刷新

a：

集中式刷新

刷新时间＝存储体矩阵的行数×刷新一行所需的时间

优点：

存取周期不受刷新工作的影响，系统的存储速度比较高。

缺点：

刷新时不能读写，这一段时间称为死区，而且存储容量越大，死区就越长

b：

分散式刷新

一个存储系统的周期TC分成两部分TC=TM+TRTM：

读写周期，TR：

刷新周期

优点：

没有死区。

缺点：

加长了系统的存储周期，降低了整机的速度，刷新过于频繁，没有利用动

态RAM所允许的最大刷新时间间隔

c：

异步式刷新

把刷新平均分配到整个刷新时间间隔内。

相邻两行的刷新间隔＝最大刷新间隔/行数。

若对128×128存储矩阵进行刷新,且读写周期为0.5µs,刷新周期为2ms,则总共有4000个周期

集中式刷新

从0—3871个周期内（共3782个周期）进行读写操作，后128个周期进行刷新。

分散式刷新：

前0.5µs进行读写，后0.5µs进行刷新，则128µs后所有刷新进行一遍，然后继续同样的操作。

异步式刷新

把2ms平均分成128份，每份15.5µs,15.5µs的前15µs进行读写,后0.5µs进行刷新。

例题：

1M×1位的DRAM，刷新周期为8ms，读写周期0.5µs

1、若存储器芯片为512行×2048列矩阵

集中刷新:

8ms具有16000个周期，前15488个周期（7744µs）

进行读写，后512个周期（256µs）进行刷新。

分散刷新：

每512µs刷新一次，8ms内重复刷新约15次。

异步刷新：

8ms÷512＝15.625，15µs刷新一行。

2、若采用1K×1K的矩阵排列

集中刷新：

前14976个周期（7488µs）读写，后1024个周期

（512µs）刷新。

分散刷新：

1024µs全部刷新一次，重复7.8次。

异步刷新：

8ms÷1024＝7.8µs，7µs一行。

三、字位同扩例如：

1K×4→4K×8

例题1：

写出下列容量的RAM芯片内地址线和数据线的条数

例题2：

用下列芯片构成存储器系统，各需多少各RAM，需要

多少位做片内译码，多少位做片外译码？

四、存储器与CPU连接

例题1：

某计算机地址线16根（A0—A15），数据线8根，/MREQ（允许访存，低电平有效），（读/写），现有芯片2114（1K×4）欲组成2K×8的存储器，其地址分配如下：

2000H—27FFH，采用全译码方式，问：

（1）画出CPU,存储器与3－8译码器的连接图。

（2）指出/Y2,/Y3,/Y7的地址范围。

解：

（1）A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0

00100000000000002000H

001001111111111127FFH

例题2：

条件同上，主存地址分配如下：

6000H—67FFH为系

统程序区,6800H—6BFFH为用户工作区，可选芯片

ROM:

2KB,RAM:

1K×4,4K×8,选择适当芯片和门电路，

画出其与3―8译码器及CPU的连接。

解：

A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0

01100000000000006000H

011001111111111167FFH

01101000000000006800H

01101011111111116BFFH

[例题]某机器字长64位,模块数m=4,分别用顺序方式和交叉方式进行组织,存储周期T=200ns,数据总线宽度为64位,总线传送周期为τ=50ns,若连续读出4个字,则顺序存储器和交叉存储器的带宽各是多少?

解:

四个字的总信息量为q=64bit×4=256bit

传输4个字所需要的时间:

T顺序=mT=4×200ns=800ns=8×10-７s

T交叉=T+（m－1）τ=200ns+3×50ns=3.5×10-７s

顺序存储器和交叉存储器的带宽分别为:

Ｗ顺序＝q/T顺序=256bit/8×10-7s=320Mb/s

Ｗ交叉＝q/T交叉=256bit/3.5×10-7s=730Mb/s

3、cache的命中率

设Nc为cache完成存储的次数，Nm为主存完成存取的次数，根据层次结构可知Nc>Nm，

设tc为命中时cache的访问时间，tm为未命中时主存的访问时间，则cache/主存系统的平均访问时间ta＝tc·h＋tm（1－h）

设e为访问效率

4、举例-1

CPU执行一段程序时,cache完成存取的次数是1900次,主存完成存取的次数为100次,已知cache存取周期为50ns,主存存取周期为250ns,求cache/主存系统的效率和平均访问时间。

4、举例-2

设有三个处理机，A,B,C，它们各有一个高速缓冲存储器CA,CB,CC，和主存MA,MB,MC。

假定三个处理机，指令系统相同，指令执行时间和存储器的平均存取时间成正比，如执行程序时，取指令和数据在缓存中的概率p＝0.6，问：

（1）三个处理机的速度由快到慢的顺序？

（2）若p＝0.75呢？

若p＝0.95呢？

（3）p=?

时，A和B的速度接近，p＝？

时，B和C的速度接近。

CACBCcMAMBMC

存储容量8KB8KB8KB2MB2MB2MB

存储周期60ns80ns100ns1μs0.9μS0.8μs

解：

1、p＝0.6时

TA=0.6×60+0.4×1000=43