简易电压表参考论文.docx

简易电压表参考论文.docx

《简易电压表参考论文.docx》由会员分享，可在线阅读，更多相关《简易电压表参考论文.docx（31页珍藏版）》请在冰点文库上搜索。

简易电压表参考论文

毕业设计

数字电压表

姓名

系别、专业

导师姓名、职称

完成时间

摘要

随着我国现代化技术建设的发展，电子检测技术日新月异,本设计基于STC89C52单片机的一种电压测量电路，该电路采用ADC0832A/D转换元件,实现数字电压表的硬件电路与软件设计。

该系统的数字电压表电路简单,可以测量0～5V的电压值,并在四位LED数码管上显示电压值。

所用的元件较少,成本低,调节工作可实现自动化。

关键词：

数字电压表；ADC0832；STC89C52

1绪论

1.1课题背景

随着我国现代化建设的发展，电子检测产品日新月异，特别是单片机的出现，正在引起测量控制仪表领域的新的技术革命。

数字电压表则利用单片机技术结合A/D转换芯片，把连续的模拟量转换成不连续、离散的数字形式并加以显示仪表。

目前，有各种单片机转换器构成的数字电压表，已被广泛用于电子及电工测量、工业自动化仪表、自动测试系统等智能化测量领域，示出了强大的生命力。

根据对出口、消费、投资等带动经济发展的“三驾马车”分析得出，我国电子信息产业总体面临一个较为有利的发展环境：

　　一是全球电子信息产品市场增长的势头仍将延续，国外产业转移呈现深化趋势，对外出口将保持快速增长。

　　二是明年数字奥运建设对电子信息产业的拉动效应将明显显现，特别是数字电视和新一代移动通信的启动，将创造巨大的国内电子信息产品市场。

随着和谐社会的构建，中西部和农村地区的市场前景日益看好。

　　三是今年电子信息产业投资势头迅猛，多个超过10亿元的元器件大项目陆续投产，将在明年推动产业新一轮的规模扩张。

因此从总体上判断，明年电子信息产业将保持平稳发展，特别在下半年可能出现增长高峰，呈现出“低开高走”的态势。

中国数字电压表产业发展研究报告阐述了世界数字电压表产业的发展历程，分析了中国数字电压表产业发展现状与差距，开创性地提出了“新型数字电压表产业”及替代品产业概念，在此基础上，从四个维度即“以人为本”、“科技创新”、“环境友好”和“面向未来”准确地界定了“新型数字电压表产业”及替代产品的内涵。

根据“新型数字电压表产业”及替代品的评价体系和量化指标体系，从全新的角度对中国数字电压表产业发展进行了推演和精准预测，在此基础上，对中国的行政区划和四大都市圈的数字电压表产业发展进行了全面的研究。

1.2发展方向

新型数字仪表的发展主要方向：

（1）广泛采用新技术，不断开发新产品,向模块化发展

（2）显示清晰直观，读数准确

传统的模拟式仪表必须借助于指针和刻度盘进行读数，在读数过程中不可避免的会引入人为的测量误差。

数字电压表则采用先进的数显技术，使测量结果一目了然，只要仪表不发生跳读现象，测量结果是唯一的。

（3）扩展能力强，测量速度快，抗干扰能力强

数字电压表，还可扩展成各种通用及专用数字仪表、数字多用表（DMM）和智能仪表，以满足不同的需要；数字电压表在每秒钟内对被测电压的测量次数，叫测量速率，单位是“次/S”。

它主要取决于A/D转换器的转换速率，其倒数是测量周期；5位以下的DVM大多采用双积分式A/D转换器，其串模抑制比、共模抑制比各别可达100dB、80～120dB。

高档DVM还采用数字滤波、浮地保护等先进技术，进一步提高了抗干扰能力，共模抑制比可达180dB

（4）分辨率高，测量范围宽

数字电压表在最低电压量程上末位1个字所代表的电压值，称为仪表的分辨力，它反映仪表灵敏度的高低。

分辨力随显示位数的增加而提高。

分辨率是指所能显示的最小数字（零除外）与最大数字的百分比。

多量程DVM一般可测量0～1000V直流电压，配上高压探头还可测上万伏的高压。

（5））输入阻抗高，集成度高，微功耗

数字电压表具有很高的输入阻抗，通常为10MΩ～10000MΩ，最高可达1TΩ。

并且新型数字电压表普遍采用CMOS大规模集成电路，整机功耗很低。

1.3课题的目的和意义

（一）研究的目的：

随着我国现代化建设的发展，电子检测产品日新月异，特别是单片机的出现，正在引起测量控制仪表领域的新的技术革命。

数字电压表则利用单片机技术结合A/D转换芯片，把连续的模拟量转换成不连续、离散的数字形式并加以显示仪表。

目前，有各种单片机转换器构成的数字电压表，已被广泛用于电子及电工测量、工业自动化仪表、自动测试系统等智能化测量领域，示出了强大的生命力。

（二）研究的意义：

基于在对单片机研究的基础上，本文提出了一种以STC89C52为核心构成数字电压表的看法STC89C52是鸿金公司生产的低电压、高性能8位单片机，片内含2KB的可反复擦写的只读程序存储器128bytes的随机存储数据存储器（RAM），器件采用高密度，非易失性存储技术生产，兼容标准MCS-51指令系统，片内置通用中央处理器和flash存储单元。

因此，在此基础上进行了数字电压表的工作，给出数字电表的软件和硬件的设计。

考虑到存在的各种干扰对系统的影响，从软件和硬件设计方面进行分析，采用相应的措施以增强系统的抗干扰能力。

1.4本设计完成的工作

（1）熟悉51单片机集成开发环境，运用C语言编写工程文件；

（2）熟练应用所选用单片机的内部结构、资源，以及软硬件调试设备的基本方法；

（3）自行构建基于单片机的最小系统，完成相关硬件电路的设计实现；

（4）实现0-5V电压测量。

2总体方案设计

它是以STC89C52单片机为核心，ADC0832采集电压。

图1系统总体方框图

图1系统总体方框图

2.1硬件设计

2.1.1电源模块

由于本系统采用电池供电，我们考虑了如下几种方案为系统供电。

方案1：

采用5V蓄电池为系统供电。

蓄电池具有较强的电流驱动能力以及稳定的电压输出性能。

但是蓄电池的体积过于庞大，在使用极为不方便。

因此我们放弃了此方案。

方案2：

采用3节1.5V干电池共4.5V做电源，经过7805的电压变换后为单片机，传感器供电。

经过实验验证系统工作时，单片机、传感器的工作电压稳定能够满足系统的要求，而且电池更换方便。

综上所述采用方案2

2.1.2主控制器模块

方案1：

采用可编程逻辑器件CPLD作为控制器。

CPLD可以实现各种复杂的逻辑功能、规模大、密度高、体积小、稳定性高、IO资源丰富、易于进行功能扩展。

采用并行的输入输出方式，提高了系统的处理速度，适合作为大规模控制系统的控制核心。

但本系统不需要复杂的逻辑功能，对数据的处理速度的要求也不是非常高。

且从使用及经济的角度考虑我们放弃了此方案。

方案2：

采用STC89C52单片机作为整个系统的核心，用处理ADC0832采集的数据，以实现其既定的性能指标。

充分分析我们的系统，其关键在于处理ADC0832采集的电压，而在这一点上，单片机就显现出来它的优势——控制简单、方便、快捷。

这样一来，单片机就可以充分发挥其资源丰富、有较为强大的控制功能及可位寻址操作功能、价格低廉等优点。

STC89C52单片机具有功能强大的位操作指令，I/O口均可按位寻址，程序空间多达8K，对于本设计也绰绰有余，更可贵的是STC89C52单片机价格非常低廉。

因此，这种方案是一种较为理想的方案。

从方便使用的角度考虑，我们选择了方案2。

3硬件实现及单元电路设计

3.1主控制模块

主控制最小系统电路如图3所示。

图3单片主控电路

3.1.1单片机的时钟电路与复位电路设计

本系统采用STC系统列单片机，相比其他系列单片机具有很多优点。

一般STC单片机资源比其他单片机要多，而且执行速度快；STC系列单片机使用串口对单片机进行烧写，下载程序较为方便；STC51单片机内部集成了看门狗电路；且具有很强抗干扰能力。

本系统采用内部方式的时钟电路和加电自复位的复位电路，如下图

3图4所示：

图3时钟电路图4复位电路

由于单片机P0口内部不含上拉电阻，为高阻态，不能正常地输出高/低电平，因而该组I/O口在使用时必须外接上拉电阻。

3.1.2单片机STC89C52及特点概述

STC89C52是一种带8K字节闪烁可编程可擦除只读存储器（FPEROM—FalshProgrammableandErasableReadOnlyMemory）的低电压，高性能CMOS8位微处理器，俗称单片机，如图2-1所示。

STC89C52是一种带4K字节闪烁可编程可擦除只读存储器的单片机。

单片机的可擦除只读存储器可以反复擦除100000次。

该器件采用ATMEL高密度非易失存储器制造技术制造，与工业标准的MCS-51指令集和输出管脚相兼容。

由于将多功能8位CPU和闪烁存储器组合在单个芯片中，STC89C52是一种高效微控制器，STC89C52单片机为很多嵌入式控制系统提供了一种灵活性高且价廉的方案。

3.1.3主要特性

（1）与MCS-51兼容

（2）8K字节可编程闪烁存储器

（3）寿命：

100000写/擦循环

（4）数据保留时间：

10年

（5）全静态工作：

0Hz-24Hz

（6）三级程序存储器锁定

（7）128*8位内部RAM

（8）32可编程I/O线

（9）两个16位定时器/计数器

（10）5个中断源

（11）可编程串行通道

（12）低功耗的闲置和掉电模式

（13）片内振荡器和时钟电路

3.1.4管脚说明

VCC：

供电电压。

　　GND：

接地。

P0口：

P0口为一个8位漏级开路双向I/O口，每脚可吸收8TTL门电流。

当P1口的管脚第一次写1时，被定义为高阻输入。

P0能够用于外部程序数据存储器，它可以被定义为数据/地址的第八位。

在FIASH编程时，P0口作为原码输入口，当FIASH进行校验时，P0输出原码，此时P0外部必须被拉高。

　　P1口：

P1口是一个内部提供上拉电阻的8位双向I/O口，P1口缓冲器能接收输出4TTL门电流。

P1口管脚写入1后，被内部上拉为高，可用作输入，P1口被外部下拉为低电平时，将输出电流，这是由于内部上拉的缘故。

在FLASH编程和校验时，P1口作为第八位地址接收。

　　P2口：

P2口为一个内部上拉电阻的8位双向I/O口，P2口缓冲器可接收，输出4个TTL门电流，当P2口被写“1”时，其管脚被内部上拉电阻拉高，且作为输入。

并因此作为输入时，P2口的管脚被外部拉低，将输出电流。

这是由于内部上拉的缘故。

P2口当用于外部程序存储器或16位地址外部数据存储器进行存取时，P2口输出地址的高八位。

在给出地址“1”时，它利用内部上拉优势，当对外部八位地址数据存储器进行读写时，P2口输出其特殊功能寄存器的内容。

P2口在FLASH编程和校验时接收高八位地址信号和控制信号。

　　P3口：

P3口管脚是8个带内部上拉电阻的双向I/O口，可接收输出4个TTL门电流。

当P3口写入“1”后，它们被内部上拉为高电平，并用作输入。

作为输入，由于外部下拉为低电平，P3口将输出电流（ILL）这是由于上拉的缘故。

　　P3口也可作为STC89C52的一些特殊功能口，如下所示：

　　口管脚备选功能

　　P3.0RXD（串行输入口）

　　P3.1TXD（串行输出口）

　　P3.2/INT0（外部中断0）

　　P3.3/INT1（外部中断1）

　　P3.4T0（记时器0外部输入）

　　P3.5T1（记时器1外部输入）

　　P3.6/WR（外部数据存储器写选通）

　　P3.7/RD（外部数据存储器读选通）

　　P3口同时为闪烁编程和编程校验接收一些控制信号。

　　RST：

复位输入。

当振荡器复位器件时，要保持RST脚两个机器周期的高电平时间。

　　ALE/PROG：

当访问外部存储器时，地址锁存允许的输出电平用于锁存地址的地位字节。

在FLASH编程期间，此引脚用于输入编程脉冲。

在平时，ALE端以不变的频率周期输出正脉冲信号，此频率为振荡器频率的1/6。

因此它可用作对外部输出的脉冲或用于定时目的。

然而要注意的是：

每当用作外部数据存储器时，将跳过一个ALE脉冲。

如想禁止ALE的输出可在SFR8EH地址上置0。

此时，ALE只有在执行MOVX，MOVC指令是ALE才起作用。

另外，该引脚被略微拉高。

如果微处理器在外部执行状态ALE禁止，置位无效。

　　/PSEN：

外部程序存储器的选通信号。

在由外部程序存储器取指期间，每个机器周期两次/PSEN有效。

但在访问外部数据存储器时，这两次有效的/PSEN信号将不出现。

　　/EA/VPP：

当/EA保持低电平时，则在此期间外部程序存储器（0000H-FFFFH），不管是否有内部程序存储器。

注意加密方式1时，/EA将内部锁定为RESET；当/EA端保持高电平时，此间内部程序存储器。

在FLASH编程期间，此引脚也用于施加12V编程电源（VPP）。

　　XTAL1：

反向振荡放大器的输入及内部时钟工作电路的输入。

　　XTAL2：

来自反向振荡器的输出。

3.1.5振荡器特性

　　XTAL1和XTAL2分别为反向放大器的输入和输出。

该反向放大器可以配置为片内振荡器。

石晶振荡和陶瓷振荡均可采用。

如采用外部时钟源驱动器件，XTAL2应不接。

有余输入至内部时钟信号要通过一个二分频触发器，因此对外部时钟信号的脉宽无任何要求，但必须保证脉冲的高低电平要求的宽度。

3.1.6芯片擦除

　　整个PEROM阵列和三个锁定位的电擦除可通过正确的控制信号组合，并保持ALE管脚处于低电平10ms来完成。

在芯片擦操作中，代码阵列全被写“1”且在任何非空存储字节被重复编程以前，该操作必须被执行。

　　此外，STC89C52设有稳态逻辑，可以在低到零频率的条件下静态逻辑，支持两种软件可选的掉电模式。

在闲置模式下，CPU停止工作。

但RAM，定时器，计数器，串口和中断系统仍在工作。

在掉电模式下，保存RAM的内容并且冻结振荡器，禁止所用其他芯片功能，直到下一个硬件复位为止。

3.1.7结构特点

（1）8位CPU

（2）片内振荡器和时钟电路

　　（3）32根I/O线

　　（4）外部存贮器寻址范围ROM、RAM64K

　　（5）2个16位的定时器/计数器

　　（6）5个中断源，两个中断优先级

　　（7）全双工串行口

（8）布尔处理器

STC89C52的结构图如图5所示

图5STC89C52单片机结构图

3.2单片机管脚说明

VCC（40）：

供电电压，其工作电压为5V。

GND（20）：

接地。

P0端口（P0.0-P0.7）：

P0口为一个8位漏极开路双向I/O口，每个引脚可吸收8TTL门电流。

当P1口的管脚第一次写1时，被定义为高阻输入。

P0能够用于外部程序数据存储器，它可以被定义为数据/地址的第八位。

在FIASH编程时，P0口作为原码输入口，当FIASH进行校验时，P0输出原码，此时P0外部必须被拉高。

P1端口（P1.0-P1.7）：

P1口是一个内部提供上拉电阻的8位双向I/O口，P1口缓冲器能接收输出4TTL门电流。

P1口管脚写入1后，被内部上拉为高电平，可用作输入，P1口被外部下拉为低电平时，将输出电流，这是由于内部上拉的缘故。

在FLASH编程和校验时，P1口作为第八位地址接收。

P2端口（P2.0-P2.7）：

P2口为一个内部上拉电阻的8位双向I/O口，P2口缓冲器可接收，输出4个TTL门电流，当P2口被写“1”时，其管脚被内部上拉电阻拉高，且作为输入。

并因此作为输入时，P2口的管脚被外部拉低，将输出电流。

这是由于内部上拉的缘故。

P2口，用于外部程序存储器或16位地址外部数据存储器进行存取时，P2口输出地址的高八位。

在给出地址“1”时，它利用内部上拉优势，当对外部八位地址数据存储器进行读写时，P2口输出其特殊功能寄存器的内容。

P2口在FLASH编程和校验时接收高八位地址信号和控制信号。

P3端口（P3.0-P3.7）：

P3口管脚是一个带有内部上拉电阻的8位的双向I/O端口，可接收输出4个TTL门电流。

当P3口写入“1”后，它们被内部上拉为高电平，并用作输入。

作为输入端时，由于外部下拉为低电平，P3口将输出电流（ILL）。

P3口同时为闪烁编程和编程校验接收一些控制信号。

复位RST（9）：

复位输入。

在振荡器运行时，有两个机器周期（24个振荡周期）以上的高电平出现在此引脚时，将使单片机复位，只要这个引脚保持高电平，51芯片便循环复位。

复位后P3.0-P3.7口均置1，引脚表现为高电平，程序计数器和特殊功能寄存器SFR全部清零。

当复位脚由高电平变为低电平时，芯片为ROM的00H处开始运行程序。

复位操作不会对内部RAM有所影响。

ALE/

（30）：

当访问外部存储器时，地址锁存允许的输出电平用于锁存地址的地低位字节。

在FLASH编程期间，此引脚用于输入编程脉冲。

在平时，ALE端以不变的频率周期输出正脉冲信号，此频率为振荡器频率的1/6。

因此它可用作对外部输出的脉冲或用于定时目的。

然而要注意的是：

每当用作外部数据存储器时，将跳过一个ALE脉冲。

如果想禁止ALE的输出可在SFR8EH地址上置0。

此时，ALE只有在执行MOVX，MOVC指令是ALE才起作用。

另外，该引脚被略微拉高。

如果微处理器在外部执行状态ALE禁止，则置位无效。

（29）：

外部程序存储器的选通信号。

在由外部程序存储器取指令期间，每个机器周期两次

有效。

但在访问外部数据存储器时，这两次有效的

信号将不出现。

EA/VPP（31）：

当

保持低电平时，则在此期间外部程序存储器（0000H-FFFFH），不管是否有内部程序存储器。

注意加密方式1时，

将内部锁定为RESET；当

端保持高电平时，此间内部程序存储器。

在FLASH编程期间，此引脚也用于施加12V的编程电源（VPP）。

XTAL1（19）：

来自反向振荡放大器的输入及内部时钟工作电路的输入。

XTAL2（18）：

来自反向振荡器的输出。

3.3模数转换模块设计

3.3.1ADC性能参数

目前的实时信号处理机要求ADC尽量靠近视频、中频甚至射频，以获取尽可能多的目标信息。

因而，ADC的性能好坏直接影响整个系统指标的高低和性能好坏，从而使得ADC的性能测试变得十分重要，表征ADC性能的参数，由于尚无统一的标准，各主要器件生产厂家在其产品参数特性表中给出的也不完全一致。

一般来说，可以分为静态特性和动态特性参数。

3.3.2ADC静态特性

ADC的静态特性是指其与时间特性无关的特性，主要包括以下几类：

1）分辨率

ADC的分辨率定位为二进制末位变化1所需的最小输入电压与参考电压的比值，即ADC能够分辨的最小的模拟量的变化。

2）量化误差

量化电平定义为满量程电压（或满度信号值）UFSR与2的N次幂的比值，其中N位被数字化的数字信号的二进制位数。

量化电平一般用Q表示。

3）全输入范围和动态范围

全输入范围是指允许输入模拟信号的最大值与最小值之差；动态范围是指全输入范围与ADC最小可分辨的量值之比。

4）偏置误差和增益误差

ADC的偏置误差定义为使最低位被置成“1”状态时ADC的输入电压与理论上使最低位被置成“1”状态时的输入电压之差。

当偏置误差高速为零之后，输出为全1时对应的实际输入电压与理想输入电压之差。

3.3.3ADC动态特性

高速ADC的动态特性是指输入为交变简谐信号时的性能技术指标，它是与ADC的操作速度有关的特性。

其主要技术指标如下：

1）转换时间、采集时间

转换时间是指从信号开始转换到可获得完整的信号输出所用的时间，它是高速ADC的一项重要指标。

采集时间是指采样保持电路在采样模式下能够保证其在随之到来的保持模式输出在采样保持转换时，相对该时刻存在的输入电平之间的误差将会限制在一定的误差范围内所需的时间。

2）频率响应

它是冲击响应的傅立叶变换，其最佳表达方式是幅频与相频曲线，从系统辨识的角度看这是在频域对ADC动态线性特性的非参数模型描述。

3）动态积分非线性误差和动态微分非线性误差

动态积分非线性误差（INL）定义为在动态情况下（一般输入信号为正弦信号），ADC实际转换特性曲线之间的最大偏差。

每个数码的偏差都是由那个数码的中心值来度量的。

动态微分非线性误差（DNL）定义为在动态情况下（一般输入信号为正弦信号），ADC实际转换特性的码宽（1LSB）与理想代码宽度之间的最大偏差，单位为LSB。

为了保证ADC不失码，通常规定在25oC时最大DNL为1/2LSB。

4）信噪比、信噪失真比和有效位数

信噪比（SNR）是信号电平的有效值与各种噪声（包括量化噪声、热噪声、白噪声等）有效值之比的分贝数。

其中信号是指基波分量的有效值，噪声指奈奎斯特频率以下的全部非基波分量的有效值（除谐波分量和直流分量外）。

5）小信号带宽和全功率带宽

ADC的模拟带宽是指输入扫描频率基波在ADC输出端用FFT分析得到的基波频谱下降到3dB处的带宽（不考虑谐波失真和噪声影响）。

根据输入信号幅值不同，模拟带宽又可以分为小信号带宽（SSBW，一般指1/10满量程）和全功率带宽（FPBW，指满量程）。

3.3.4ADC性能测试

ADC测试方法主要有两种：

模拟方法和数字方法。

前者是将A/D采集的数字信号经D/A转换位模拟信号再用传统的测试方法对其进行测试，优点是易于理解，缺点是许多A/D采集卡本身不带D/A，即或有，D/A的性能也将影响A/D指标的测试；

3.3.5常用ADC芯片概述

A/D转换器是用来通过一定的电路将模拟量转变为数字量。

模拟量可以是电压、电流等电信号，也可以是压力、温度、湿度、位移、声音等非电信号。

但在A/D转换前，输入到A/D转换器的输入信号必须经各种传感器把各种物理量转换成电压信号。

3.3.6ADC0809模数转换原理及主要技术指标

ADC0809是M美国国家半导体公司生产的CMOS工艺8通道，8位逐次逼近式A/D转换器。

其内部有一个8通道多路开关，它可以根据地址码锁存译码后的信号，只选通8路模拟输入信号中的一个进行A/D转换。

是目前国内应用最广泛的8位通用A/D芯片

1．主要特性

1）8路输入通道，8位A/D转换器，即分辨率为8位。

2）具有转换起停控制端。

3）转换时间为100μs（时钟为640kHz时），130μs（时钟为500kHz时）　

4）单个＋5V电源供电

5）模拟输入电压范围0～＋5V，不需零点和满刻度校准。

6）工作温度范围为-40～＋85摄氏度

7）低功耗，约15mW。

2．内部结构

ADC0809是CMOS单片型逐次逼近式A/D转换器，它由8路模拟开关、地址锁存与译码器、比较器、8位开关树型A/D转换器、逐次逼近。

3．外部特性（引脚功能）

ADC0809芯片有28条引脚，采用双列直插式封装。

下面说明各引脚功能。

IN0～IN7：

8路模拟量输入端。

2-1～2-8：

8位数字量输出端。

ADDA、ADDB、ADDC：

3位地址输入线，用于选通8路模拟输入中的一路

ALE：

地址锁存允许信号，输入，高电平有效。

START：

A/D转换启动脉冲输入端，输入一个正脉冲（至少100ns宽）使其启动（脉冲上升沿使0809复位，下降沿启动A/D转换）。

EOC：

A/D转换结束信号，输出，当A/D转换结束时，此端输出一个高电平（转换期间一直为低电平）。

OE：

数据输出允许信号，输入，高电平有效。

当A/D转换结束时，此端输入一个高电平，才能打开输出三态门，输出数字量。

CLK：

时钟脉冲输入端。

要