计算机组成原理学生版.docx
《计算机组成原理学生版.docx》由会员分享,可在线阅读,更多相关《计算机组成原理学生版.docx(19页珍藏版)》请在冰点文库上搜索。
![计算机组成原理学生版.docx](https://file1.bingdoc.com/fileroot1/2023-6/23/d54808af-450e-4175-bf9a-715e2e1d9d52/d54808af-450e-4175-bf9a-715e2e1d9d521.gif)
计算机组成原理学生版
一、选择题
1、计算机系统中的存贮器系统是指______。
ARAM存贮器
BROM存贮器
C主存贮器
Dcache、主存贮器和外存贮器
2、某机字长32位,其中1位符号位,31位表示尾数。
若用定点小数表示,则最大正小数为______。
B
A+(1–2-32)B+(1–2-31)C2-32D2-31
3、算术/逻辑运算单元74181ALU可完成______。
C
A16种算术运算功能
B16种逻辑运算功能
C16种算术运算功能和16种逻辑运算功能
D4位乘法运算和除法运算功能
4、存储单元是指______。
A存放一个二进制信息位的存贮元
B存放一个机器字的所有存贮元集合
C存放一个字节的所有存贮元集合
D存放两个字节的所有存贮元集合;
5、相联存贮器是按______进行寻址的存贮器。
C
A地址方式B堆栈方式C内容指定方式D地址方式与堆栈方式
6、变址寻址方式中,操作数的有效地址等于______。
A基值寄存器内容加上形式地址(位移量)
B堆栈指示器内容加上形式地址(位移量)
C变址寄存器内容加上形式地址(位移量)
D程序记数器内容加上形式地址(位移量)
7、以下叙述中正确描述的句子是:
______。
A同一个CPU周期中,可以并行执行的微操作叫相容性微操作
B同一个CPU周期中,不可以并行执行的微操作叫相容性微操作
C同一个CPU周期中,可以并行执行的微操作叫相斥性微操作
D同一个CPU周期中,不可以并行执行的微操作叫相斥性微操作
8、某中断系统中,每抽取一个输入数据就要中断CPU一次,中断处理程序接收取样的数
据,并将其保存到主存缓冲区内。
该中断处理需要X秒。
另一方面,缓冲区内每存储N
个数据,主程序就将其取出进行处理,这种处理需要Y秒,因此该系统可以跟踪到每
秒______次中断请求。
A
A.N/(NX+Y)B.N/(X+Y)NC.min[1/X,1/Y]D.max[1/X,1/Y]
9、若浮点数用补码表示,则判断运算结果是否为规格化数的方法是______。
C
A阶符与数符相同为规格化数
B阶符与数符相异为规格化数
C数符与尾数小数点后第一位数字相异为规格化数
D数符与尾数小数点后第一位数字相同为规格化数
10、定点16位字长的字,采用2的补码形式表示时,一个字所能表示的整数范围是______。
A
A-215~+(215-1)B-(215–1)~+(215–1)
C-(215+1)~+215D-215~+215
11、某SRAM芯片,存储容量为64K×16位,该芯片的地址线和数据线数目为______。
A64,16B16,64C64,8D16,16。
12、交叉存贮器实质上是一种______存贮器,它能_____执行______独立的读写操作。
A
A模块式,并行,多个B模块式串行,多个
C整体式,并行,一个D整体式,串行,多个
13、用某个寄存器中操作数的寻址方式称为______寻址。
C
A直接B间接C寄存器直接D寄存器间接
14、中断向量地址是:
______。
C
A子程序入口地址B中断服务例行程序入口地址
C中断服务例行程序入口地址的指示器D中断返回地址
15、冯·诺依曼机工作的基本方式的特点是______。
B
A多指令流单数据流
B按地址访问并顺序执行指令
C堆栈操作
D存贮器按内容选择地址
16、在机器数______中,零的表示形式是唯一的。
B,C
A原码B补码C移码D反码
17、在定点二进制运算器中,减法运算一般通过______来实现。
D
A原码运算的二进制减法器
B补码运算的二进制减法器
C原码运算的十进制加法器
D补码运算的二进制加法器
18、某计算机字长32位,其存储容量为4MB,若按半字编址,它的寻址范围是______。
C
A4MBB2MBC2MD1M
19、主存贮器和CPU之间增加cache的目的是______。
A解决CPU和主存之间的速度匹配问题
B扩大主存贮器容量
C扩大CPU中通用寄存器的数量
D既扩大主存贮器容量,又扩大CPU中通用寄存器的数量
20、单地址指令中为了完成两个数的算术运算,除地址码指明的一个操作数外,另一个常需采用______。
A堆栈寻址方式B立即寻址方式C隐含寻址方式D间接寻址方式
21、下列数中最小的数是______。
A.(100101)2B.(50)8C.(100010)BCDD.(625)16
22、从下面浮点运算器的描述中选出两个描述正确的句子______。
AC
A.浮点运算器可用两个松散连接的定点运算部件—阶码部件和尾数部件。
B.阶码部件可实现加、减、乘、除四种运算。
C.阶码部件只进行阶码相加、相减和比较操作。
D.尾数部件只进行乘法和除法运算。
23、一个8位的二进制整数,采用补码表示,且由3个“1”和5个“0”组成,则最小值为______。
A.-127B.-32C.-125D.-3
24、计算机经历了从器件角度划分的四代发展历程,但从系统结构上来看,至今绝大多数计算机仍属于______型计算机。
A.实时处理B.智能化C.并行D.冯.诺依曼
25、在多级存储体系中,“cache—主存”结构的作用是解决______的问题。
A.主存容量不足B.主存与辅存速度不匹配
C.辅存与CPU速度不匹配D.主存与CPU速度不匹配
26、采用虚拟存贮器的主要目的是______。
B
A提高主存贮器的存取速度
B扩大主存贮器的存贮空间,并能进行自动管理和调度
C提高外存贮器的存取速度
D扩大外存贮器的存贮空间
27、用16位字长(其中一位符号位)表示定点小数时,所能表示的数值范围是______。
C
A.0≤│N│≤1-2-(16+1)B.0≤│N│≤1-2-16
C.0≤│N│≤1-2-(16-1)D.0≤│N│≤1
28、运算器虽有许多部件组成,但核心部件是______。
A.数据总线B.算术逻辑运算单元C.多路开关D.累加寄存器
29、某计算机字长32位,其存储容量为4MB,若按字编址,它的寻址范围是______。
A.1MB.4MBC.4MD.1MB
30、常用的虚拟存贮系统由______两级存贮器组成,其中辅存是大容量的磁表面存贮器。
A
A.主存-辅存B.快存-主存C.快存-辅存D.通用寄存器-主存
31、单地址指令中为了完成两个数的算术运算,除地址码指明的一个操作数以外,另一个数常需采用______。
A.堆栈寻址方式B.立即寻址方式C.隐含寻址方式D.间接寻址方式
32、为确定下一条微指令的地址,通常采用断定方式,其基本思想是______。
C
A.用程序计数器PC来产生后继微指令地址
B.用微程序计数器μPC来产生后继微指令地址
C.通过微指令顺序控制字段由设计者指定或由设计者指定的判别字段控制产生后继微指令地址
D.通过指令中指定一个专门字段来控制产生后继微指令地址
33、现代计算机内部一般采用二进制形式,我国历史上的______即反映了二值逻辑的思想,它最早记载在______上,距今已有约三千年。
D
A.八卦图、论衡
B.算筹、周脾算经
C.算筹、九章算术
D.八卦图、周易
34、集成度高,功耗小,主要用于大容量存储器的存储元是()
A.只读存储元B.静态存储元C.动态存储元D.随机存储元
35、假定下列字符码中有奇偶校验位,但没有数据错误,采用偶校校验的字符码是______。
A11001011B11010110C11000001D11001001
36、在存储保护中,那一种保护方式可以做到对正在执行的程序本身进行保护的是()D
A.界限寄存器B.页表保护C.键方式D.环保护方式
37、在常见的磁记录方式中,记录方式的规则是:
写1时电流方向为先正后负,写0时电流方向为先负后正的磁记录方式为()
A.归零制B.不归零制C.调相制D.调频制
38、基址寄存器的内容为2000H(H表示十六进制),变址寄存器内容为03A0H,指令的地址码部分是3FH,当前正在执行的指令所在地址为2B00H,请选择下列那一个选项是基址编址的访存有效地址()A
A.203FHB.23DFHC.2B3FHD.23A0H
39、[X]补=1.X1X2X3X4,当满足______时,X>-1/2成立。
A.X1=1,X2~X4至少有一个为1B.X1=1,X2~X4任意
C.X1=0,X2~X4至少有一个为1D.X1=0,X2~X4任意
40、一条微指令对应()
A.一组微操作B.一组微命令
C.一组微指令D.一组微程序
41、微程序控制器中,机器指令与微指令的关系是______。
B
A.每一条机器指令由一条微指令来执行
B.每一条机器指令由一段微指令编写的微程序来解释执行
C.每一条机器指令组成的程序可由一条微指令来执行
D.一条微指令由若干条机器指令组成
42、相联存贮器是按______进行寻址的存贮器。
C
A地址方式B堆栈方式C内容指定方式D地址方式与堆栈方式
43、计算机系统中的存贮器系统是指______。
ARAM存贮器
BROM存贮器
C主存贮器
Dcache、主存贮器和外存贮器
44、若浮点数用补码表示,则判断运算结果是否为规格化数的方法是______。
C
A阶符与数符相同为规格化数
B阶符与数符相异为规格化数
C数符与尾数小数点后第一位数字相异为规格化数
D数符与尾数小数点后第一位数字相同为规格化数
45、主存贮器和CPU之间增加cache的目的是______。
A
A解决CPU和主存之间的速度匹配问题
B扩大主存贮器容量
C扩大CPU中通用寄存器的数量
D既扩大主存贮器容量,又扩大CPU中通用寄存器的数量
46、在多级存储体系中,“cache—主存”结构的作用是解决______的问题。
D
A.主存容量不足B.主存与辅存速度不匹配
C.辅存与CPU速度不匹配D.主存与CPU速度不匹配
47、为了便于实现多级中断,保存现场信息最有效的办法是采用______。
B
A通用寄存器B堆栈C存储器D外存
48、单地址指令中为了完成两个数的算术运算,除地址码指明的一个操作数外,另一个常需采用______。
C
A堆栈寻址方式B立即寻址方式C隐含寻址方式D间接寻址方式
49、一张3.5寸软盘的存储容量为______MB,每个扇区存储的固定数据是______。
A
A.1.44MB,512BB.1MB,1024BC.2MB,256BD.1.44MB,512KB
50、堆栈寻址方式中,设A为通用寄存器,SP为堆栈指示器,MSP为SP指示器的栈顶单元,如果操作的动作是:
(A)→MSP,(SP)-1→SP,那么出栈的动作应是______。
A(MSP)→A,(SP)+1→SP;
B(SP)+1→SP,(MSP)→A;
C(SP)-1→SP,(MSP)→A;
D(MSP)→A,(SP)-1→SP;
51、指令周期是指______。
C
ACPU从主存取出一条指令的时间;
BCPU执行一条指令的时间;
CCPU从主存取出一条指令加上CPU执行这条指令的时间;
D时钟周期时间;
52、微型计算机系统中,操作系统保存在硬盘上,其主存储器应该采用______。
C
ARAMBROMCRAM和ROMDCCP
53、采用虚拟存贮器的主要目的是______。
A提高主存贮器的存取速度
B扩大主存贮器的存贮空间,并能进行自动管理和调度
C提高外存贮器的存取速度
D扩大外存贮器的存贮空间
54、常用的虚拟存储系统由______两级存储器组成,其中辅存是大容量的磁表石存储器。
A.cache—主存B.主存—辅存C.cache—辅存D.通用寄存器—主存
55、当代CPU包括______。
B
A.控制器B.控制器、运算器、cacheC.运算器和主存D.控制器、ALU和主存
56、由于CPU内部的操作速度较快,而CPU访问一次主存所花的时间较长,因此机器周期通常用______来规定。
A
A.主存中读取一个指令字的最短时间B.主存中读取一个数据字的最长时间
C.主存中写入一个数据字的平均时间D.主存中取一个数据字的平均时间
57、计算机的外围设备是指______。
D
A.输入/输出设备B.外存储器
C.远程通信设备D.除了CPU和内存以外的其它设备
58、交叉存贮器实质上是一种______存贮器,它能_____执行______独立的读写操作。
A模块式,并行,多个B模块式,串行,多个
C整体式,并行,一个D整体式,串行,多个
59、在定点二进制运算器中,减法运算一般通过______来实现。
A原码运算的二进制减法器
B补码运算的二进制减法器
C原码运算的十进制加法器
D补码运算的二进制加法器
二、填空
1、在数值的编码中,若真值大,则码值大的编码是__________;若真值大,则码值小的编码是_____________。
2、采用双符号位的方法进行溢出的检测时,若结果的符号位是______,表示发生正溢出,若为_______,表示发生了负溢出。
3、微程序设计技术是利用_____方法设计操作控制的一门技术。
具有规整性、可维护性、_____等一系列优点
4、衡量总线性能的重要指标是_____,它定义为总线本身所能达到的最高____
5、移码表示法主要用于表示浮点数的阶码E,以利于比较两个______的大小和_____操作。
3、【软件,灵活性】
4、【总线带宽,传输速率】
5、【阶码,对阶】
6、在存储系统中,三级存储系统是由_________、___________和辅存组成。
7、Cache常见的地址映像的方法有直接映象、__________和____________。
8、存储保护主要包括__________、__________二个方面的保护。
9、计算机的控制器可分为________________和_______________。
10、存储______,并按______顺序执行,这是冯·诺依曼型计算机的工作原理。
8、【存储区域,访问方式】
9、【硬布线控制器,微程序控制器】
10、【程序,地址】
11、为了运算器的高速性,采用了____进位,_____乘除法和流水线等并行措施。
12、相联存储器不按地址而是按______访问的存储器,在虚拟存储器中用来存放_____。
13、磁表面存储器主要技术指标有______,存储容量,______,和数据传输率。
14、数的真值变成机器码可采用_____表示法,______表示法,反码表示法,移码表示法。
15、CPU从______取出一条指令并执行这条指令的时间和称为______。
11、【先行,阵列】
12、【内容,页表和段表。
】
13、【存储密度,平均存取时间】
16、一个定点数由______和数值域两部分组成。
根据小数点位置不同,定点数有_____和纯整数之分。
17、对存储器的要求是______,______,成本低。
为了解决这三方面的矛盾计算机采用多级存储体系结构。
18、常用的磁头有磁头和MR磁头两种,其中MR磁头是利用效应工作的。
P261
19、存储A.______并按B.______顺序执行,这是C.______型计算机的工作原理。
20、移码表示法主要用于表示A.______数的阶码E,以利于比较两个B.______的大小和C.______操作。
16、【符号位,纯小数】
17、【容量大,速度快】
18、【感应式,磁致电阻】
19、【程序,地址,冯·诺依曼】
三、计算题
1、P106,例4.6
2、P111,例4.7
3、P122,例4.11
4、P232,例6.3,6.4
6、P254,例6.21
7、P259,例6.24
四、分析题
1、设机器字长16位,定点表示时,数值15位,符号位1位;试问:
(1)定点原码整数表示时,最大正数与最小负数分别为多少?
(2)定点原码小数表示时,最大正数与最小负数分别为多少?
(3)定点补码整数表示时,最大正数与最小负数分别为多少?
(4)定点补码小数表示时,最大正数与最小负数分别为多少?
2、辅存的编码
3、P325,例7.6
4、P323,例7.4
5、P354,例8.1
6、某计算机字长为16位,主存容量为64K字,采用单字长单地址指令,共有40条指令。
试采用直接、立即、变址、相对四种寻址方式设计指令格式。
答:
根据题意,40种指令至少需6位OP;四种寻址方式至少需用2位表示;主存为640K,则地址需要20位,而机器字长为16位,所以只能用分段方式来实现,设段寄存器为16位,作为段内地址的位移量可以在指令指定的寄存器中,可设计如下格式:
15109870
OP
X
(2)
D(8)
X=00直接寻址方式E=D
X=01立即寻址方式
X=10变址寻址方式E=(R)+D
X=11相对寻址方式E=(PC)+D
7、指令格式结构如下所示,试分析指令格式及寻址方式特点。
1512119865320
OP
寻址方式
寄存器
寻址方式
寄存器
目标地址
源地址
答:
该指令格式及寻址方式特点如下:
(1)该指令为单字长双操作数指令,源操作数和目的操作数均有寻址方式和寄存器构成,寄存器均有8个,寻址方式均有4种。
(2)根据寻址方式的不同,指令可以是RR型、RS型、也可以是SS型;(补充解释:
R指寄存器,S指存储器)
因为OP为4位,所以可以有最多功能16条指令。
8、ASCII码是7位,如果设计主存单元字长为32位,指令字长为12位,是否合理?
为什么?
答:
.不合理。
指令最好半字长或单字长,设16位比较合适。
一个字符的ASCII是7位,如果设计主存单元字长为32位,则一个单元可以放四个字符,这也是可以的,只是在存取单个字符时,要多花些时间而已,不过,一条指令至少占一个单元,但只占一个单元的12位,而另22位就浪费了,这样看来就不合理,因为通常单字长指令很多,浪费也就很大了。
五、综合设计题:
(综合课后习题和教案ppt)
主要考虑控制器的微程序设计
包括:
设计微指令的格式;设计加减等简单指令的微程序(流程图);
1、假设某计算机的运算器框图如图所示,其中ALU为16位的加法器,SA、SB为16位暂存器,8个通用寄存器(R0~R7)由D触发器组成,Q端输出,其读写控制如下表所示:
读控制写控制
R
S0
S1
S2
选择
W
S0
S1
S2
选择
1
1
1
…
1
0
0
0
0
…
1
x
0
0
1
…
1
x
0
1
0
…
1
x
R0
R1
R2
…
R7
不读出
1
1
1
…
1
0
0
0
0
…
1
x
0
0
1
…
1
x
0
1
0
…
1
x
R0
R1
R2
…
R7
不读出
要求:
(1)指出图中标号为1、2、3的控制信号名称及其含义,并指出图中寄存器A、B的名称(5分)
(2)设计微指令格式,并说明各控制信号的含义(5分)
(3)画出ADDR2,R3;(R2和R3的内容相加,结果送到R3)
SUBR7,R6;(R6的内容减去R7的内容,结果送到R6)
MOVR6,R5;(R6的内容送到寄存器R5)
三条指令微程序流程图。
(5分)
参考答案:
(1):
A:
数据寄存器;B:
地址寄存器
控制信号:
1:
ALU->DR
2:
DR->ALU
3:
ALU->AR
(2)略
(3)
(4)略
2、设CPU内部采用非总线结构,如图所示
(1)写出取指周期的全部微操作
(2)写出取数指令“LDAMEM”、存数指令“STAMEM”、加法指令“ADDMEM”(MEM均为主存地址)在执行阶段所需的全部微操作
(3)当上述指令均为间接寻址时,写出执行这些指令所需的全部微操作
(4)写出无条件转移指令“JMPY”和结果为零则转移指令“BAZY”在执行阶段所需的全部微操作
参考答案:
(1)
取指的全部微操作如下:
PC→MAR现行指令地址→MAR
1→R存储器读命令
M(MAR)→MDR现行指令从存储器读至MDR
MDR→IR现行指令到指令寄存器
OP(IR)→CU指令操作码→CU译码
(PC)+1→PC形成下一条指令地址
(2)
取数指令“LDAMEM”执行阶段所需的微操作:
AD(IR)→MAR指令的地址码→MAR
1→R存储器读命令
M(MAR)→MDR操作数从存储器读至MDR
MDR→ACC操作数到ACC
存数指令“STAMEM”
AD(IR)→MAR指令的地址码→MAR
1→W存储器写命令
ACC→MDR操作数从ACC送至MDR
MDR→M(MAR)操作数写入存储器单元
加法指令“ADDMEM”
AD(IR)→MAR指令的地址码→MAR
1→R存储器读命令
M(MAR)→MDR操作数从存储器读至MDR
(ACC)+(MDR)→ACC相加结果到ACC
(3)
当三条指令为间址时,需增加间址周期的微操作,这三条指令的间址周期微操作相同,如下所示:
……1分
AD(IR)→MAR指令的地址码→MAR
1→R存储器读命令
M(MAR)→MDR操作数从存储器读至MDR
(4)
无条件转移指令“JMPY”执行阶段的微操作:
Ad(IR)→PC
结果为零则转指令“BAZY”执行阶段的微操作:
Z•Ad(IR)→PC