08版EDA设计性实验项目及要求.docx

08版EDA设计性实验项目及要求.docx

《08版EDA设计性实验项目及要求.docx》由会员分享，可在线阅读，更多相关《08版EDA设计性实验项目及要求.docx（14页珍藏版）》请在冰点文库上搜索。

08版EDA设计性实验项目及要求

现代电子系统设计

课程编码：

Z6102X012实验指导书：

EDA实验讲义（2009版，自编）

面向专业：

电子信息工程、通信工程、生物医学工程

设计性实验项目名称模可变计数器设计

实验项目学时：

2学时实验要求：

■必修□选修

（一）实验目的

1、进一步熟悉实验装置和QuartusⅡ软件的使用；

2、进一步熟悉和掌握EDA设计流程；

3、学习简单组合、时序电路的EDA设计；

4、学习计数器中二进制码到BCD码的转换技巧；

5、学习实验装置上数码管的输出方法。

（二）设计要求

完成设计、仿真、调试、下载、硬件测试等环节，在EDA实验装置上实现模可变计数器功能，具体要求如下：

1、设置一个按键控制改变模值，按键按下时模为10-99之间（具体数值自行确定）的数，没按下时模为100-199之间（具体数值自行确定）的数；

2、计数结果用三位数码管十进制显示。

（三）主要仪器设备

1、微机1台

2、QuartusII集成开发软件1套

3、EDA实验装置1套

设计性实验项目名称序列信号发生和检测器设计

实验项目学时：

2学时实验要求：

■必修□选修

（一）实验目的

1、进一步熟悉EDA实验装置和QuartusⅡ软件的使用方法；

2、学习有限状态机法进行数字系统设计；

3、学习使用原理图输入法进行设计。

（二）设计要求

完成设计、仿真、调试、下载、硬件测试等环节，在EDA实验装置上实现一个串行序列信号发生器和一个序列信号检测器的功能，具体要求如下：

1、先用设计0111010011011010序列信号发生器，其最后6BIT数据用LED显示出来；

2、再设计一个序列信号检测器，检测上述序列信号，若检测到串行序列“11010”则输出为“1”，否则输出为“0”；

（三）主要仪器设备

1、微机1台

2、QuartusII集成开发软件1套

3、EDA实验装置1套

设计性实验项目名称交通灯控制器设计

实验项目学时：

3学时实验要求：

■必修□选修

（一）实验目的

1、学习与日常生活相关且较复杂数字系统设计；

2、进一步熟悉EDA实验装置和QuartusⅡ软件的使用方法；

3、学习二进制码到BCD码的转换；

4、学习有限状态机的设计应用。

（二）设计要求

完成设计、仿真、调试、下载、硬件测试等环节，在型EDA实验装置上实现一个由一条主干道和一条乡间公路的汇合点形成的十字交叉路口的交通灯控制器功能，具体要求如下：

1、有MR（主红）、MY（主黄）、MG（主绿）、CR（乡红）、CY（乡黄）、CG（乡绿）六盏交通灯需要控制；

2、交通灯由绿转红前有4秒亮黄灯的间隔时间，由红转绿没有间隔时间；

3、乡间公路右侧各埋有一个串连传感器，当有车辆准备通过乡间公路时，发出请求信号S=1，其余时间S=0；

4、平时系统停留在主干道通行（MGCR）状态，一旦S信号有效，经主道黄灯4秒（MYCR）状态后转入乡间公路通行（MRCG）状态，但要保证主干道通行大于一分钟后才能转换；

5、一旦S信号消失，系统脱离MRCG状态，即经乡道黄灯4秒（MRCY）状态进入MGCR状态，即使S信号一直有效，MRCG状态也不得长于20秒钟；

6、控制对象除红绿灯之外，还包括分别在主干道和乡间公路各有一个两位十进制倒计时数码管显示。

（三）主要仪器设备

1、微机1台

2、QuartusII集成开发软件1套

3、EDA实验装置1套

设计性实验项目名称多功能数字钟设计

实验项目学时：

6学时实验要求：

■必修□选修

（一）实验目的

1、学习综合且较复杂数字系统设计；

2、学习多层次、多模块数字系统设计；

3、学习数码管扫描显示电路设计；

（二）设计要求

完成设计、仿真、调试、下载、硬件测试等环节，在型EDA实验装置上由简单到复杂实现多功能数字钟功能，具体要求如下：

1、数码管扫描显示时、分、秒；

2、具有正常计时和调时、调分、调秒等校时功能；

3、经设置应具有整点报时功能；

4、经设置应具有跑表功能；

5、经设置应具有闹钟功能；

以下部分为扩展要求：

6、音乐闹钟功能；

7、液晶显示：

年、月、日、时、分、秒、星期；

8、自动闰年、闰月的万年历功能；

（三）主要仪器设备

1、微机1台

2、QuartusII集成开发软件1套

3、EDA实验装置1套

设计性实验项目名称高速数字相关器设计与时序分析

实验项目学时：

6学时实验要求：

■必修□选修

（一）实验目的

1、学习EDA技术中的资源优化、速度优化及其时序分析；

2、学习采用流水线技术以提高硬件运行速度；

（二）设计要求

数字相关器用于检测等长度的两个数字序列间相等的位数，实现序列间的相关运算，一位相关器就是异或门。

在熟悉QuartusⅡ软件对资源优化、速度优化设置和时序分析方法的基础上，采用流水线技术完成高速数字相关器设计。

具体要求如下：

1、输入为两路16位串行序列；

2、先设计并行16位数字相关器，估计最大延时，并计算可能运行的最高频率；

3、使用流水线技术在1位数字相关器的输入、输出及每一级组合逻辑的结果处加入流水线寄存器，改善其运行速度，估计最大延时，并计算可能运行的最高频率；

（三）主要仪器设备

1、微机1台

2、QuartusII集成开发软件1套

设计性实验项目名称乐曲播放器设计

实验项目学时：

6学时实验要求：

■必修□选修

（一）实验目的

1、学习利用LPM（LibraryofParameterizedModules参数可设置模块库）进行设计；

2、了解蜂鸣器发声原理；

3、通过乐曲播放增加学生对EDA技术学习兴趣。

（二）设计要求

组成乐曲的每个音符的发音频率值及其持续的时间是乐曲能连续演奏所需的2个基本要素，发音频率值可以查阅相关资料，产生各音符所需的频率可通过分频器实现。

完成设计、仿真、调试、下载、硬件测试等环节，在型EDA实验装置上实现乐曲播放器功能，具体要求如下：

1、选择喜欢的多首乐曲，根据其简谱和对应的发音频率值及其持续的时间，编码得到数据流；

2、将上述数据存入LPM_ROM中；

3、设计相应控制电路，顺序或选择进行乐曲播放。

（三）主要仪器设备

1、微机1台

2、QuartusII集成开发软件1套

3、EDA实验装置1套

设计性实验项目名称自动换档频率计设计

实验项目学时：

6学时实验要求：

■必修□选修

（一）实验目的

1、学习综合且复杂数字系统设计；

2、学习PLL（高性能嵌入式锁相环）的使用；

3、学习含小数点的，具有前后灭零的，多位7段译码扫描数码管显示。

（二）设计要求

完成设计、仿真、调试、下载、硬件测试等环节，在EDA实验装置上实现自动换档频率计功能，具体要求如下：

1、由一个4位十进制数码管（含小数点）显示结果；

2、测量范围为1Hz~9999KHz；

3、能自动根据7位十进制的结果，自动选择有效数据的高4位进行动态显示（即量程自动转换），小数点表示是千位，即KHz；

4、为检测设计正确与否，应将第2时钟通过PLL和手控分频器产生宽范围的多个频率来测试自动换档频率计功能。

（三）主要仪器设备

1、微机1台

2、QuartusII集成开发软件1套

3、EDA实验装置1套

设计性实验项目名称通用异步收发器设计

实验项目学时：

6学时实验要求：

■必修□选修

（一）实验目的

1、学习综合且复杂数字系统设计；

2、熟悉通用异步收发原理；

3、学习使用VisualC++设计PC机串口通讯程序。

（二）设计要求

完成设计、仿真、调试、下载、硬件测试等环节，在EDA实验装置上实现通用异步收发器功能，具体要求如下：

1、具有全双工异步接收和发送功能；

2、能设置数据位、停止位、奇偶校验位；

3、能设置波特率；

4、有发送中断和接收中断信号输出；

5、通过MAX232电平转换（实验装置自带）与微机RS-232串行接口进行通讯线连接；

6、用VisualC++编写串口通讯程序或使用“串口调试助手”与设计的通用异步收发器进行实际串行通讯。

（三）主要仪器设备

1、微机1台

2、QuartusII集成开发软件1套

3、EDA实验装置1套

4、串口通讯线（9芯）1根

综合设计性实验项目名称CPLD/FPGA硬件板设计与制作

实验项目学时：

9学时实验要求：

■必修□选修

一、实验目的

1、了解各芯片生产厂家CPLD/FPGA器件产品系列（重点是Altera）性能特点；

2、熟悉MAX7000S系列CPLD和FLEX10K系列FPGA的性能和管脚排布；

3、学习CPLD/FPGA硬件板设计；

4、熟悉CPLD/FPGA的JTAG下载接口设计；

5、进一步熟悉相关三端稳压、数码管、电阻电容、功率驱动、晶振等器件的使用。

二、设计制作要求

本实验课程中前几个实验如：

交通灯控制器设计、多功能数字钟设计、自动换档频率计设计、通用异步收发器设计、乐曲播放器设计等项目均是在型实验装置上进行的，本项目要求结合上述某一个或某几个项目进行硬件板设计与制作，具体要求如下：

1、结合相关项目选用一片CPLD或FPGA和其它相关器件进行相应硬件设计；

2、绘制原理图和PCB版图以实现相应功能；

3、制作相应PCB线路板；

4、焊接、调试相应线路板；

5、将相应设计网表文件下载到CPLD或FPGA上并进行硬件测试；

三、主要仪器设备

1、微机1台

2、QuartusII集成开发软件1套

3、ProtelDXP2004软件1套

4、EDA实验装置1套

5、单面线路板或双面线路板制板设备1套

（HY-2型电路制板机1台、Jy-2型腐蚀机1台、Hz型高速台钻1台、QB-1型剪板机1台、SJ-2型双面金属化孔机1台、ET0-811型制板电烘箱1台、ZY3220型电路板（双面）雕刻机1台、SMD-TPA型贴片机1台、ZY1200型钻孔机1台、HP1600型彩色输出机1台）

四、实验耗材

Epm7128S、数码管、电阻、电容、三稳压器、接插件、覆铜板（根据设计内容）等，约80元。

五、主要参考书

[1]黄志伟．FPGA系统设计与实践[M]．北京：

电子工业出版社．

[2]张睿．精通ProtelDXP2004电路设计[M]．北京：

电子工业出版社．

[3]中国电子技术信息网．．

[4]三毛电子世界网站．

综合设计性实验项目名称ISA总线I/O板设计与制作

实验项目学时：

9学时实验要求：

■必修□选修

一、实验目的

1、了解各芯片生产厂家CPLD/FPGA器件产品系列性能特点；

2、熟悉MAX7000S系列CPLD和FLEX10K系列FPGA的性能和管脚排布；

3、学习CPLD/FPGA硬件板设计；

4、熟悉ISA总线接口并学习ISA总线接口板设计；

5、了解光电耦合器件的功能和性能指标。

二、设计制作要求

本项目要求设计一个基于ISA总线的光隔离开关量输入/输出板，并予以制作、调试，具体要求如下：

1、24路带光电隔离、共地的开关量输出，8路带光电隔离、共地的开关量输入；

2、对外采用37芯D型头连接器；

3、绘制原理图和PCB版图以实现相应功能；

4、制作相应PCB线路板；

5、焊接、调试相应线路板；

6、将相应设计网表文件下载到CPLD或FPGA上；

7、编制简单I/O控制软件，进行硬件测试；

三、主要仪器设备

1、微机1台

2、QuartusII集成开发软件1套

3、ProtelDXP2004软件1套

4、双面线路板制板设备1套

（ZY3220型电路板（双面）雕刻机1台、QB-1型剪板机1台、SJ-2型双面金属化孔机1台、SMD-TPA型贴片机1台、ZY1200型钻孔机1台、HP1600型彩色输出机1台）

四、实验耗材

Epm7064S、电阻、电容、三稳压器、接插件、覆铜板等（根据设计内容），约160元。

五、主要参考书

[1]黄志伟．FPGA系统设计与实践[M]．北京：

电子工业出版社．

[2]汤书森．微机原理接口技术实验与实践教程[M]．北京：

清华大学出版社．

[3]张睿．精通ProtelDXP2004电路设计[M]．北京：

电子工业出版社．

[4]电子技术应用推广专业网站．www.eT．

[5]三毛电子世界网站．

综合设计性实验项目名称FIR或IIR数字滤波器设计

实验项目学时：

9学时实验要求：

■必修□选修

一、实验目的

1、了解基于EDA的Matlab/DSPBuilder数字信号处理设计流程；

2、巩固数字信号处理的理论知识；

3、熟悉数字信号处理的FPGA实现方法；

4、比较用FPGA实现的数字信号处理与常规方法的性能差异。

二、设计要求

在《数字信号处理》实验课程中要求进行“用双线性变换法设计IIR数字滤波器”和“用窗函数法设计FIR数字滤波器”两个实验，现要求用Matlab/DSPBuilder方法和硬件描述语言设计硬件的方法，选择任一项目用FPGA实现滤波器设计。

项目1：

用双线性变换法设计一个巴特沃斯低通IIR数字滤波器。

设计指标参数为：

在通频带内频率低于时，最大衰减小于1dB；在阻带内频率区间上，最小衰减大于15dB。

项目2:

（1）用升余弦窗设计一线性相位低通FIR数字滤波器，截止频率

rad。

窗口长度

。

要求在两种窗口长度情况下，分别求出

，打印出相应的幅频特性和相频特性曲线，观察3dB带宽和20dB带宽。

总结窗口长度

对滤波特性的影响。

（2）

，

，用四种窗函数设计线性相位低通FIR数字滤波器。

绘制相应的幅频特性曲线，观察3dB和20dB带宽以及阻带最小衰减，比较四种窗函数对滤波器特性的影响。

三、主要仪器设备及实验耗材：

1、微机1台

2、QuartusII集成开发软件1套

3、EDA实验装置1套

四、主要参考书

[1]UweMeyer-Baese．数字信号处理的FPGA实现[M]．北京：

清华大学出版社．

综合设计性实验项目名称等精度频率/相位计设计与制作

实验项目学时：

9学时实验要求：

■必修□选修

一、实验目的

1、了解各芯片生产厂家CPLD/FPGA器件产品系列性能特点；

2、熟悉MAX7000S系列CPLD和FLEX10K系列FPGA的性能和管脚排布；

3、学习CPLD/FPGA硬件板设计；

4、学习EDA与MCS-51单片机进行联合电子系统设计；

5、学习在CPLD/FPGA中设计MCS-51单片机接口；

6、进一步熟悉相关三端稳压、数码管/液晶屏、电阻电容、功率驱动、晶振等器件的使用。

二、设计制作要求

本项目要求进行一个“等精度频率/相位计”的设计与制作，要求系统完成如下功能：

1、通过放大、整形电路对输入信号进行预处理；

2、频率测试功能：

测频范围0.1Hz～100MHz。

测频精度：

测频全域相对误差恒为百万分之一。

3、脉宽测试功能：

测试范围0.1μs～1s，测试精度0.01μs。

4、占空比测试功能：

测试（显示）精度1％～99％。

5、相位测试功能：

测试范围0～360度，测试精度0.2度。

本项目系统组成要求为：

1、CPLD/FPGA采用100MHz晶振，完成待测信号的采样、计数、数据转换等功能。

2、单片机负责数码管/液晶屏显示、按键输入、数据运算等功能。

三、主要仪器设备及实验耗材：

1、微机1台

2、QuartusII集成开发软件1套

3、ProtelDXP2004软件1套

4、KeilC51软件1套

5、TKS-668B型单片机仿真器1台

6、SmartPRO5000U通用编程器1台

7、单面线路板或双面线路板制板设备1套

（ZY3220型电路板（双面）雕刻机1台、QB-1型剪板机1台、SJ-2型双面金属化孔机1台、SMD-TPA型贴片机1台、ZY1200型钻孔机1台、HP1600型彩色输出机1台）

四、实验耗材

Epm7064S、89C55、电阻、电容、三稳压器、接插件、晶体振荡器、运算放大器、覆铜板等（根据设计内容），约160元。

五、主要参考书

[1]张洪润．单片机原理及应用[M]．北京：

清华大学出版社．

[2]黄志伟．FPGA系统设计与实践[M]．北京：

电子工业出版社．

[3]张睿．精通ProtelDXP2004电路设计[M]．北京：

电子工业出版社．

[4]中国电子技术信息网．．

[5]电子技术应用推广专业网站．www.eT．

[6]三毛电子世界网站．