实验二 集成逻辑门的参数测试.docx
《实验二 集成逻辑门的参数测试.docx》由会员分享，可在线阅读，更多相关《实验二 集成逻辑门的参数测试.docx（8页珍藏版）》请在冰点文库上搜索。
实验二集成逻辑门的参数测试
实验二集成逻辑门的参数测试
实验二集成逻辑门的参数测试
一、实验目的
1．掌握TTL及CMOS与非门电路主要参数的意义及其测试方法。
2．熟悉电子技术实验箱的基本功能和使用方法。
二、实验器材
（一）电子技术实验箱
（二）双踪示波器
（三）万用表
（四）组件74LS0074HC0074LS20
三、实验原理
与非门在一定工作条件下的参数直接反映了它的性能优劣。
1．TTL与非门参数
（1）空载导通电流与空载截止电流
是指输入端全部悬空，输出端空载，与非门处于导通状态时，电源供给的电流。
是指输入端接低电平，输出端空载，与非门处于截止状态时，电源供给的电流，和的大小标志着与非门在静态下功耗的大小，空载导通功耗的大小标志着与非门在静态下功耗的大小，空载导通功耗和空载截止功耗和越小越好。
由于门电路在导通状态时较大，一般产品手册给出的功耗是指的
（2）低电平输入电流
是指当一个输入端接地，而其他输入端悬空时，流向接地端的电流，又称输入短路电流。
的大小关系到前一级门电路的能带动负载的个数。
74LS20的典型值，最大值。
注意过大或过小都不好。
若太大，增加了前一段的负载，使前一级驱动门的个数减少；而太小，说明集成电路也有问题，不能正常工作。
（3）高电平输入电流
是指当一个输入端接高电平，而其他输入端接地时，流过接高电平输入端的电流，又称输入交叉路漏电流。
它主要由多发射极管的寄生的NPN管效应及漏电流引起的，主要作为前级门输出为高电平时的拉电流。
当太大时，就会因为“拉出”电流太大，而使前级门输出高电平降低。
（4）输入开门电平VON和关门电平VOFF
V0N是指与非门输出端接额定负载时，使输出处于低电平状态时所允许的最小输压。
换句话说，为了使与非门处于导通状态，输入电平必须大于VON,74ls20的VON≤1.8V，VOL=0.4V。
VOFF是指使与非门输入处于高电平状态所允许的最大输入电压。
TTL与非门的电压传输特性，它表示输入电压从零电平渐升到高电平时，输出电压的变化。
在TTL与非门的传输特性中，若VON和VOFF两个数值越靠近，越接近同一数值（阀门电平VT）就说明与非门的特性曲线转换越陡，抗干扰能力越强。
（5）输出高电平VON是指与非门一个以上的输入端接地或接地电平时，输出电压的大小此时门电路处于截止状态。
如输出空载，VOH在3.6V左右，当输出端接有拉电流负载时，VOH将降低。
74ls20：
2.4V≤VOH≤4.2V。
VOL是指与非门的所有输入端均接高电平时，输出电压的大小。
此时门电路处于导通状态。
VOL的大小主要由T5管的饱和深度和外接负载的灌电流来决定。
如输出空载，VOL约为0.1V左右；输出接额定负载，74ls20的VOL≤0.4V。
（6）扇出系数N
N是说明输出端负载能力的一项参数，它表示驱动同类型门电路的数目。
N的大小主要受输出低电平时，输出端允许灌入的最大负载电流的限制，如灌入的负载电流超出该数值，输出低电平将显著抬高，造成下级逻辑电路的错误动作。
74LS20的N≥8，VOL=0.4V。
（7）平均传输延迟时间TPD
TPD是指与非门输出波形相对于输入波形的延时。
如图1-2所示，VI为输入波形，VO为输出波形。
若导通延时TPDL为输出波形上升沿的50％相对于输入波形下降沿的50％之间的时间间隔，平均延时就是TPD=1／2（TPD+TPDH）
平均传输延迟时间是衡量门电路开关速度的一个重要指标。
TTL电路的TPD一般在10ns到40ns之间。
74LS20为中速与非门，其TPD为20～40ns
2．CMOS与非门参数
实验中测试时用74HC00与非门，其参数见表3-14-2。
（1）静态器件电流（ID）：
静态情况下电源提供的电流。
无论输入端为高电平或低电平，与地之间均不存在电流通路，只有一些二极管或三极管的漏电流。
测试电路如图3-14-13所示。
（2）输出高电平和低电平（和）：
测试电路如图3-14-14。
注意与测试TTL与非门所用的土3-14-5和图3-14-6不同，CMOS与非门的输入端不得悬空。
（3）躁声容限：
定义与TTL与非门相同，其中和分别要求为4V和0.1V。
因此测出和既可求得躁声容限。
测量方法与TTL类似，但需注意无用的输入端必须接高电平。
（4）平均延迟（tpd）：
定义与TTL相同，测试方法与TTL类似。
3．数字逻辑集成电路使用注意事项
数字逻辑集成电路种类繁多，不同型号数字逻辑集成电路有各自要求的特殊注意事项。
这里只对常用的较简单器件做一般的说明。
①TTL器件
A．正确辨认引出线：
双列直插封装集成电路的顶视图锁口在左方时，引出线从左下发方起逆时针顺序为1﹑2﹑3﹑…，如图所示。
B．电源电压为+5V，一般允许在±10﹪范围内变化，不可超出太多，否则易损坏器件。
C．闲置的输入端只能接高电平或悬空，不能接低电平。
D．输出端不能直接接+5V或地。
E．实际应用中扇出系数要留有裕量。
②CMOS器件
A．电源电压VDD可在2～6V之间。
B．防止静电击穿：
由于CMOS是高输入阻抗器件，栅极输入端易受静电干扰而损坏，所以存放时应置于金属容器或抗静电的塑料容器内。
焊接时烙铁头要接地良好。
C．闲置的输入端不得悬空，对于正逻辑与非门应接高电平或电源，对于负逻辑与非门应接地。
D．信号源与电源的配合：
要开电源，后接入信号源，信号源信号峰值要小于电源电压VDD值。
实验结束要先去除信号源，然后关电源。
E．输出端不要接地或电源。
F．与TTL接口问题：
对于用74LS系列TTL组成的电路，全部TTL集成电路均可用74HC系列的CMOS集成电路替换。
若电路为TTL与CMOS混用时，则74HC系列驱动74LS系列与非门，可直接连接；但74LS系列驱动CMOS与非门则不能直接连接，因74LS的输出高电平VON=2.7V，而CMOS要求的输入高电平VIH=3.5V，所以需将TTL输出端用电阻R接至电源，拉高其输出电平。
四、实验内容及主要步骤
将待测的TTL与非门74LS20和CMOS与非门插在电子技术实验箱的多空插座上，按组件规定的要求接线，检查无误后再接通电源，然后进行实验。
对于初学者来说，容易认错集成块的插脚，因此，必须仔细检查。
如集成块发热，不是接反了电源，就是输出端对地短路，或者电源电压太高。
（一）验证与非门的逻辑功能，用真值表记录实验结果。
输入用逻辑电平开关，向上为逻辑“1”，向下为逻辑“0”。
输出用逻辑指示灯，灯亮为逻辑“1”，灯灭为逻辑“0”。
（二）TTL与非门参数测试
1、导通电源电流ICCL和截止电源电流ICCH，按图2-2（a）（b）接线，各侧得：
=＿＿（ｍA）
=＿＿（ｍA）
2、低电平输入电流
，按图2-3接线，测得：
=＿＿（ｍA）
更换另一个输入端测量，测得：
=＿＿（ｍA）
3、高电平输入电流
，按图2-4接线，测得：
=＿＿（ｕA）
更换另一个输入端测量，测得：
=＿＿（ｕA）
4、扇出系数N。
按图2-5接线。
调节
值，使输出电压
=0.4，测得：
=＿＿（ｍA）
然后由公式求得：
N=
/
5、电压传输特性
用电压测试方法如图2-6接线。
调节
，使
从0.3V至2.4V变化逐点测出
和
，并记录在表中。
然后作出电压传输特性曲线，从曲线上求得
=＿＿（V）。
=＿＿（V）。
=＿＿（V）。
=＿＿（V）。
=＿＿（V）。
6、平均传输延迟时间
目前常用的是环形震动器法，测试的原理电路图按图1-8所示。
图中用奇数个“与非”门串联闭路（首尾相接）联接，构成一个环型震荡器，从原理分析可定为，这个电路的震荡周期与门的平均延迟时间关系为：
=T/6
用示波器可以测出震荡周期T。
测时将示波器“扫描扩展×5”拉出。
五、实验报告要求
列表记录、整理实验数据，把测得的与非门各参数值与它的规范值相比较。
六、思考题
（一）TTL和CMOS与非门闲置的输入端应如何处理？
为什么？
（二）TTL或门输入端应如何处理？
（三）
对TTL和CMOS与非门的性能进行比较。
升级会员 