组合逻辑电路习题解答.docx

组合逻辑电路习题解答.docx

《组合逻辑电路习题解答.docx》由会员分享，可在线阅读，更多相关《组合逻辑电路习题解答.docx（23页珍藏版）》请在冰点文库上搜索。

组合逻辑电路习题解答

有些题答案

错了

自我检测题

1组合逻辑电路任何时刻的输出信号，与该时刻的输入信号有关，与以前的输入

信号无关。

2.在组合逻辑电路中，当输入信号改变状态时，输出端可能出现瞬间干扰窄脉冲的现

象称为竞争冒险。

3.8线一3线优先编码器74LS148的优先编码顺序是匚、匚、I5、…、匚，输出为丫2YiYo。

输入输出均为低电平有效。

当输入I7I6I5…Io为时，输出丫2YiYo为010<

4.3线一8线译码器74HC138处于译码状态时，当输入AAA=001时，输出Y7〜丫0=__

5•实现将公共数据上的数字信号按要求分配到不同电路中去的电路叫数据分配器

6•根据需要选择一路信号送到公共数据线上的电路叫数据选择器。

7•一位数值比较器，输入信号为两个要比较的一位二进制数，用A、B表示，输出信

号为比较结果：

Ya>B）、YZ）和Y（AvB），则Y（A>B）的逻辑表达式为^AB。

&能完成两个一位二进制数相加，并考虑到低位进位的器件称为全加器。

9•多位加法器采用超前进位的目的是简化电路结构xo（v，x）

10.组合逻辑电路中的冒险是由于引起的。

A.电路未达到最简B.电路有多个输出

C.电路中的时延D.逻辑门类型不同

11.用取样法消除两级与非门电路中可能出现的冒险，以下说法哪一种是正确并优先考虑的

A.在输出级加正取样脉冲B.在输入级加正取样脉冲

C.在输出级加负取样脉冲D.在输入级加负取样脉冲

12.当二输入与非门输入为变化时，输出可能有竞争冒险。

A.01~10B.00t10C.10t11D.11~01

13.译码器74HC138的使能端取值为时，处于允许译码状态。

A.

011B.00

C.

101D.010

14

.数据分配器和

有着相同的基本电路结构形式。

A.

加法器b.

编码器

C.数据选择器

D

译码器

15

.在二进制译码器中，

若输入有

4位代码，则输出有

个信号。

A.

2B.4

C.8

D.16

16

.比较两位二进制数

a=aa>和

B=BBb当A>B时输出

F=1,

则F表达式是

O

FAjA°Bj

B。

A.FA1B1

C.FAjBjAjBjAqBq

D.FAjBjAq

17.集成4位数值比较器74LS85级联输入Ia

A.010B

.001

Fa=BFa>b分别为

C.100D

18.实现两个四位二进制数相乘的组合电路，应有

B.9C.10

19.设计一个四位二进制码的奇偶位发生器

A.8

门。

A.2

20.在图中，能实现函数

（a）

Bo

Ia=b、

Ia>B分别接001，当输入二个相

.011

个输出函数。

D.11

（假定采用偶检验码）

个异或

ABBC的电路为

A.电路（a）B.电路（b）C

（b）

图

.电路（c）

（c）

.都不是

1.分析图所示组合逻辑电路的功能，要求写出与-或逻辑表达式，列出其真值表，并

说明电路的逻辑功能。

解：

coab^bgac

SABC（ABC）COABC（ABC）ABBCAC

ABCAABBCACBABBCACCABBCAC

ABCABBCCBACACCABBA

ABCABCABCABC

真值表

A

B

C

S

CC

A

B

C

S

CC

0

0

0

0

0

1

0

0

1

0

0

0

1

1

0

1

0

1

0

1

0

1

0

1

0

1

1

0

0

1

0

1

1

0

1

1

1

1

1

1

电路功能：

一位全加器，AB为两个加数，C为来自低位的进位（似乎错了），S是

相加的和，CC是进位。

2•已知逻辑电路如图所示，试分析其逻辑功能。

图

解:

（1）逻辑表达式

P1

ABC,

P2BP]BABC,P3

ARAABC,P4CRCABC

F

P2P3P4

BABCAABCCABC

BABCAABCCABC

ABC（A

BC）

（AB

C）（ABC）

ABC

ABCABCABC

ABCABC

（2）真值表

ABC

F

ABC

F

000

0

100

1

001

1

101

1

010

1

110

1

011

1

111

0

（3）功能

从真值表看出，AB（=OOO或ABCI11时，F=0,而ABC取值不完全相同时，F=1。

故这种电路称为“不一致”电路。

3•试用与非门设计一组合逻辑电路，其输入为3位二进制数，当输入中有奇数个1

时输出为1，否则输出为0。

解：

（1）真值表

ABC

F

ABC

F

000

0

100

1

001

1

101

0

010

1

110

0

011

0

111

1

（2）FABCABCABCABCABCABCABCABC（无法用卡诺图化简）

（3）逻辑图

4.4位无符号二进制数A（A3AA1A）,请设计一个组合逻辑电路实现：

当0

或12WAv15时，F输出1，否则，F输出0。

解：

（1）真值表：

A

A

A1

A

F

A

A

A1

A

F

0

0

0

0

1

1

0

0

0

0

0

0

0

1

1

1

0

0

1

0

0

0

1

0

1

1

0

1

0

0

0

0

1

1

1

1

0

1

1

0

0

1

0

0

1

1

1

0

0

1

0

1

0

1

1

1

1

0

1

1

0

1

1

0

1

1

1

1

0

1

0

1

1

1

1

1

1

1

1

0

（2）表达式（3）电路图

FA3A2A1A2Ao

⑷如果要求用与非门实现，则:

FA3A2A1A2A0A3A2A1A0

A3

A2AA0

A3A2A1A0

逻辑图:

5•约翰和简妮夫妇有两个孩子乔和苏，全家外出吃饭一般要么去汉堡店，要么去炸鸡店。

每次出去吃饭前，全家要表决以决定去哪家餐厅。

表决的规则是如果约翰和简妮都同意，或多数同意吃炸鸡，则他们去炸鸡店，否则就去汉堡店。

试设计一组合逻辑电路实现上述表决电路。

解：

（1）逻辑定义：

A、BCD分别代表约翰、简妮、乔和苏。

F=1表示去炸鸡店,

F=0表示去汉堡店。

（2）真值表

A

B

C

D

F

A

B

C

D

F

0

0

0

01

0

1

0

0

0

「0

0

0

0

1

0

1

0

0

1

0

0

0

1

0

0

1

0

1

0

0

0

0

1

1

0

1

0

1

1

1

0

1

0

0

0

1

1

0

0

1

0

1

0

1

0

1

1

0

1

1

0

1

1

0

0

1

1

1

0

1

0

1

1

1

1

1

1

1

1

1

（3）用卡诺图化简（4）逻辑图

F=ABACDBCD

6•试设计一个全减器组合逻辑电路。

全减器是可以计算三个数X、Y、BI的差，即

D=X-Y-CI。

当XvY+BI时，借位输出B0置位。

解：

设被减数为X,减数为Y,从低位来的借位为BI，则1位全减器的真值表如图（a）所示，其中D为全减差，B0为向高位发出的借位输出。

（1）真值表

X

Y

BI

D

BO

X

Y

BI

D

BO

0

0

0

0

0

1

0

0

1

0

0

0

1

1

1

1

0

1

0

0

0

1

0

1

1

1

1

0

0

0

0

1

1

0

1

1

1

1

1

1

由卡诺图得

DXYBi

BoYBiXBiXY

电路图

7•设计组合逻辑电路，将4位无符号二进制数转换成格雷码。

解：

（1）列出4位二进制码t4位格雷码的转换真值表，如表所示。

输

入

输

岀

输

入

输

岀

B3

B

B1

B

G

G

G

G

B

B2

B1

B

G

G

G

G

0

0

0

0

0

0

0

0

1

0

0

0

1

1

0

0

0

0

0

1

0

0

0

1

1

0

0

1

1

1

0

1

0

0

1

0

0

0

1

1

1

0

1

0

1

1

1

1

0

0

1

1

0

0

1

0

1

0

1

1

1

1

1

0

0

1

0

0

0

1

1

0

1

1

0

0

1

0

1

0

0

1

0

1

0

1

1

1

1

1

0

1

1

0

1

1

0

1

1

0

0

1

0

1

1

1

1

0

1

0

0

1

0

1

1

1

0

1

0

0

1

1

1

1

1

0

0

0

（2）根据真值表分别画出输出变量G3,G,G,G0的卡诺图，如图所示。

化简后，得

G3B3,G2B3B2,GiB2Bi,GoBiBo

（3）由逻辑表达式得电路实现，如图所示。

&请用最少器件设计一个健身房照明灯的控制电路，该健身房有东门、南门、西门，在各个门旁装有一个开关，每个开关都能独立控制灯的亮暗，控制电路具有以下功能：

（1）某一门开关接通，灯即亮，开关断，灯暗；

（2）当某一门开关接通，灯亮，接着接通另一门开关，则灯暗；

（3）当三个门开关都接通时，灯亮。

解：

设东门开关为A,南门开关为B,西门开关为C。

开关闭合为1,开关断开为0。

灯为Z等暗为0,灯亮为1。

根据题意列真值表如下：

ABC

Z

ABC

Z

000

0

100

1

001

1

101

0

010

1

110

0

011

0

111

1

（2）画出卡诺图如图所示。

（3）根据卡诺图，可得到该逻辑电路的函数表达式：

ZABCABCABCABCABC

（3）根据逻辑函数表达式，可画出逻辑电路图如图所示。

9.设计一个能被2或3整除的逻辑电路，其中被除数A、BCD是8421BCD编码。

规定能整除时，输出L为高电平，否则，输出L为低电平。

要求用最少的与非门实现。

（设

0能被任何数整除）

解：

（1）真值表

A

B

C

D

L

A

B

C

D

L

0

0

0

0

1

1

0

0

0

1

0

0

0

1

0

1

0

0

1

1

0

0

1

0

1

1

0

1

0

X

0

0

1

1

1

1

0

1

1

X

0

1

0

0

1

1

1

0

0

X

0

1

0

1

0

1

1

0

1

X

0

1

1

0

1

1

1

1

0

X

0

1

1

1

0

1

1

1

1

X

（2）用卡诺图化简

LABCDABCDABCD

（3）逻辑图

10.如图所示为一工业用水容器示意图，图中虚线表示水位，A、BC电极被水浸没

时会有高电平信号输出，试用与非门构成的电路来实现下述控制作用：

水面在A、B间，为

正常状态，亮绿灯G;水面在B、C间或在A以上为异常状态，点亮黄灯Y;面在C以下为危险状态，点亮红灯R。

要求写出设计过程。

图

解：

（1）真值表

ABC

GYR

ABC

GYR

000

001

100

XXX

001

010

101

XXX

010

XXX

110

XXX

011

100

111

010

（2）卡诺图化简

（3）逻辑图

11•试用卡诺图法判断逻辑函数式

Y（代B,C,D=Em（0,1,4,5,12,13,14,15）

是否存在逻辑险象，若有，则采用增加冗余项的方法消除，并用与非门构成相应的电路。

解：

卡诺图如图（a）所示。

最简逻辑函数式为：

YACAB

此函数存在逻辑险象。

只要如图所示增加冗余项BC即可，逻辑式变为：

YACABBCACABBC

（b）

d（1,2,14），求Y的无竞争冒险的最

用与非门构成的相应电路如图（b）所示。

（a）

12.已知Y（A,B,C,D）m（0,3,7,8,9,10,11,12,13）

简与-或式。

解：

卡诺图如图所示:

YACBDACDABC

上式中ABC为冗余项，以消除竞争冒险。

13.某一组合电路如图所示，输入变量（A,B,D）的取值不可能发生（0,1,0）的输入组合。

分析它的竞争冒险现象，如存在，则用最简单的电路改动来消除之。

图

解：

解法1:

从逻辑图得到以下表达式：

FABCBCDAC

根据表达式得到卡诺图：

但由于从卡诺图可见，包围圈有两处相切，因此存在竞争冒险现象。

可以通过相切点

位置增加一个乘积项，得FABCBCDACACDABD

进一步分析，当ACD000时，FBB，由于输入变量（A,B,D）的取值不可能发

生（0,1,0）的输入组合，因此，当ACD000时，B必然为0，不会产生竞争冒险。

因此,

电路图为:

解法二：

如果逻辑表达式在某种取值下，出现FAA、FBB、FCC、

FDD，就有可能出现竞争冒险。

根据逻辑表达式FABCBCDAC，FAA和FDD不会出现。

当A=C=D=0，出现FBB，但由于输入变量（A，B，D的取值不可能发生（0,1，

0）的输入组合，因此，当ACD000时，B必然为0，因此也不会产生竞争冒险。

只有当A=B=1,D=0,出现FCC，存在竞争冒险问题，加冗余项ABD可消除竞争冒险。

14.电路如图所示，图中①~⑤均为2线一4线译码器。

（1）欲分别使译码器①姬处于工作状态，对应的CD应输入何种状态（填表）；

（2）试分析当译码器①工作时，请对应Ab的状态写出Y10〜Y3的状态（填表）；

（3）说明图的逻辑功能。

表表

处于工作状

态的译码器

C、D应输入的状态

C

D

①

0

0

②

0

1

③

1

0

解:

A

B

Y0

Y2

Y3

0

0

0

1

1

1

0

1

1

0

1

1

1

0

1

1

0

1

④

1

1

1

1

1

1

1

0

逻辑功能：

由74LS139构成的4线一16线译码器

15.图所示电路是由3线-8线译码器74HC138及门电路构成的地址译码电路。

试列出

此译码电路每个输出对应的地址，要求输入地址AAAAAAAiAp用十六进制表示。

图

解：

由图可见，74HC138的功能扩展输入端必须满足E=1、E2E；0才能正常译码，

因此Ei=Ab=1;E2A4A5，即A=1,A5=1；E3A6A70，即Ap=0,A=0。

所以,

该地址译码器的译码地址范围为AAAAAAA00111AA00111000〜00111111,用十

六进制表示即为38H〜3FH。

输入、输出真值表如表1所示。

表1地址译码器的真值表

图

解：

由图（a）写出逻辑函数并化简，得

L丫0丫2丫4丫6Y0丫2匕丫6

ABCABCABCABCC

17•试用一片3线-8线译码器74HC138和最少的门电路设计一个奇偶校验器，要求当

输入变量ABCD^有偶数个1时输出为1,否则为0。

（ABC［为0000时视作偶数个1）。

解：

FABCDABCDABCDABCDABCdABCDABCDABCD

ABCDABCDABCDABCDABCDABCDABCDABCD

（ABC

ABC

ABC

ABC）D

（ABC

ABC

ABC

ABC）

（ABC

ABC

ABC

ABC）D（ABC

ABC

ABC

ABC）D

（ABC

ABC

ABC

ABC

D

（ABCABCABCABCD

连接图

18.用一个8线-3线优先编码器74HC148和一个3线-8线译码器74HC138实现3位格雷码f3位二进制的转换。

解：

根据下表可得到连线图：

G2

G

G

Y

1

B

B

0

0

0

mo

T7

0

0

0

0

0

1

m）1

匚

0

0

1

0

1

1

m3

f

0

1

0

0

1

0

m2

f

I4

0

1

1

1

1

0

f

1

0

0

1

1

1

m7

f

T!

1

0

1

1

0

1

m5

f

I1

1

1

0

1

0

0

m4

f

I0

1

1

1

19.根据图所示4选1数据选择器，写出输出Z的最简与-或表达式。

解：

ZABABCABABCBACAC

20.由4选1数据选择器和门电路构成的组合逻辑电路如图所示，试写出输出E的最

简逻辑函数表达式。

解:

EABCDABCDABCDABCDACCD

21•由4选1数据选择器构成的组合逻辑电路如图所示，请画出在图所示输入信号作

用下，L的输出波形。

图

解：

4选1数据选择器的逻辑表达式为：

C，D3=C代入得

YA〔AoDoAAoD1AqD?

A〔A。

D3

将Ai=AA）=B,D0=1，D=CD2

YABABCABCABC

ABCABCABCABCABC

根据表达式可画出波形图:

22•已知用8选1数据选择器

74LS151构成的逻辑电路如图所示，请写出输出

L的逻

辑函数表达式，并将它化成最简与-或表达式。

图解：

（1）写出逻辑函数表达式：

LABCABCABCABCABC

（2）用卡诺图化简

LCAB

23.用一个8选1数据选择器74LS151和非门实现:

YE

（AB

C）（AC

BF）（B

CAD）（A

C

BF）

解：

Y

E（ABC

ACBF

BCAD

ACBF）

E（m1m4

m4Fm

6Fm7

m3Dm7D

m2

m0Fm2F）

E（m0Fm1

m2

m3Dm4

m6Fm?

）

24•图所示是用二个4选1数据选择器组成的逻辑电路，试写出输出Z与输入

P、Q之间的逻辑函数式。

解；Z（NMQnMq）P（NMqnmq）P

NMQPNMQPNMQPNMQP

NQPNQP

25.用二个4选1数据选择器实现函数L,允许使用反相器。

LEABCDEABCDEABCDEABDEFBCE

解：

LEABCDEABCDEABCDEABDEFBCE

BEBEBE（ACDAcDACDADF）BEC

BEBE（ADCADCADCADF）BEBEC电路图

26.—个组合逻辑电路有两个控制信号C和Q,要求:

（1）

C2C=00时，

F

AB

（2）

C2C1=01时，

F

AB

（3）

C2C=10时，

F

AB

（4）

GC=11时，

F

AB

试设计符合上述要求的逻辑电路（器件不限）解：

方法一：

真值表t卡诺图化简t逻辑图真值表

C

C

A

B

F

G

C

A

B

F

0

0

0

0

0

1

0

0

0

1

0

0

0

1

1

1

0

0

1

0

0

0

1

0

1

1

0

1

0

0

0

0

1

1

0

1

0

1

1

0

0

1

0

0

1

1

1

0

0

0

0

1

0

1

1

1

1

0

1

0

0

1

1

0

1

1

1

1

0

0

0

1

1

1

0

1

1

1

1

1

卡诺图化简

FC2CiAC2ABC2ABC2C1ABC2C1AB

逻辑图

方法二：

利用数据选择器和少量门电路实现

27.试用4选1数据选择器74LS153（1/2）和最少量的与非门实现逻辑函数

FACCDBCD。

解：

FACCDBCDAC（DD）CDBCD

ACDACDCDBCDABCDACDCDCD0

令A=C,A）=D,D0AB,D1A,D2=1,D3=0

连线图:

28.P（PPF0）和Q（QQQ）为两个三位无符号二进制数，试用一个74LS138和一个

74LS151和尽可能少的门电路设计如下组合电路：

当F=Q时输出F=1,否则F=0。

解：

29•试用8选1数据选择器74LS151实现逻辑函数L=AE+AG

解:

LABACABCABCABCABCm7m6m5

30.用8选1数据选择器74LS151设计一个组合电路。

该电路有3个输入ABC和一个工作模式控制变量M当M=0时，电路实现“意见一致”功能（代B,C状态一致时输出为1，否则输