数字电子技术习题附答案Word文档格式.docx
《数字电子技术习题附答案Word文档格式.docx》由会员分享，可在线阅读，更多相关《数字电子技术习题附答案Word文档格式.docx（46页珍藏版）》请在冰点文库上搜索。
30.不仅考虑两个本位数相加，而且还考虑来自低位进位相加的运算电路，称为全加器。
31.一个4选1的数据选择器，应具有__2__个地址输入端__1__个数据输出端。
32.8-3线编码器有8个输入端，有3个输出端，某一时刻只能有1个输入端为有效电平。
33.74LS138是3线一8线译码器，译码为输出低电平有效，若输入为A2A1A0=110时，输出YTYY5Y4Y[Y2Y1Y0应为10111111。
34.欲使译码器74LS138完成数据分配的功能，其使能端STa接输入数据D,而STB应接0,STC
应接0。
35.译码器，输入的是_二进制码_输出的是_二进制码对应的信息_。
36•试列举三种常用的组合电路：
编码器、译码器、数据选择器。
37.一个4选1的数据选择器，应具有_两_个地址输入端,_四_个数据输入端。
38.能够将1个输入数据，根据需要传送到n个输出端的任何一个输出端的电路叫_分配器_。
39.共阴LED数码管应与输出高电平有效的译码器匹配，而共阳LED数码管应与输出低电平有效
的译码器匹配。
40.通常将具有两种不同稳定状态，且能在外信号作用下在两种状态间转换的电路称为双稳态触发器
41.对于基本RS触发器，当Q=1Q=0时称触发器处于丄状态；
当Q=0Q=1时称触发器处于X状态。
42.JK触发器的特征方程。
43.D触发器的特征方程。
44.对于T触发器，当T=0时，触发器处于保持状态。
45.时序逻辑电路按照其触发器是否有统一的时钟控制分为同步时序电路和异步时序电路。
46•数字电路按照是否有记忆功能通常可分为两类：
组合逻辑电路、时序逻辑电路。
47.时序逻辑电路的输出不仅和输入信号有关，而且还与电路原态有关。
48.移位寄存器不但可实现数据的寄存，而且还能对数据进行串行移位。
49.计数器按计数增减趋势分，有递增、递减和双向计数器。
50.计数器按触发器的翻转时序分，有同步和异步计数器。
51.一个五进制计数器也是一个5分频器
52.半导体存储器主要分成两大类：
ROMIRAM
53.存储器的容量用字数和位数乘积表示。
54.只读存储器是用来存放固定不变的二进制数码，在正常工作时，只能读存储代码，而不能写存储
代码。
当失去电源后，其信息代码不会丢失。
55.随机存取存储器中的信息代码随时可按指定地址进行读或写，但失去电源后，所存储的代码将会全部
丢失。
56.一个10位地址码、8位输出的ROM其存储容量为8K（或丈）位。
57.已知Intel2114是1K*4位的RAM集成电路芯片，它有地址线10条，数据线4条。
58.555定时器的最基本的应用有构成单稳态触发器、构成施密特触发器和构成多谐振荡器三种电路。
59.施密特触发器有2个稳定状态•，多谐振荡器有0个稳定状态。
60.单稳态触发器常用的用途有：
延时、定时。
61.数/模转换器是将数字信号转化成模拟信号输出。
62.R—2R倒T形电阻网络的D/A转换器，其电阻网络中各节点对地的等效电阻为
63.A/D转换器对模拟信号进行处理的四个过程为采样、保持、量化和编码。
64.模/数转换器（ADC两个最重要的指标是转换精度和转换速度。
65.
32分频器
一个五位二进制加计数器也是一个二、单项选择题
1.一个有四个班级委员，如果开班委会,
（A）逻辑
与B、或C
、非
必须这四个班委委员全部同意才能召开，其逻辑关系属于
2•对100个信息进行二进制编码，则至少需要（
A、8位B、7位
、9位
3.是8421BCD码的是（B）°
A、1010
、0101
、1100
、1101
4.（D8）16的8421BCD码之值为（
A、001000010110B
）°
、208
、216
、11011000
5.下列四个数中，最大的数是（
A、（AF）16
6.下列各组数中，可能是
、（001010000010）8421BCD
8进制的是（A）
、（10100000）2D、（198）10
A、27452
、63957
、47EF8
、37481
7.正逻辑是指（
高电平用
A）°
1表示，低电平用0表示
0表示，低电平用1表示
高电平、低电平均用1表示或用0表示
将
TTL与非门作非门使用，则多余输入端应做如何处理。
A、全部接高电平B、部分接高电平，部分接地
、部分接地，部分悬空
C、全部接地
9.一只四输入端或非门，使其输出为1的输入变量取值组合有几种。
A、15
10.采用0Q1（集电极开路门）主要解决了（
A、TTL与非门不能相“与”的问题
B）°
B、TTL与非门不能“线与”的问题
C、TTL与非门不能相“或”的问题
11.二输入端的或非门，其输入端为AB,输出端为Y,则其表达式
Y=（C）。
A、AB
、AB
A+B
12.比较两个一位二进制数A和B,当A=B时输出
F=1,则F的表达式是
（D）。
AF=AB
B、FAB
、F=AB
、F=AOB
13.下列关于异或运算的式子中，不正确的是（B）
AAA=0B、AA1C、A0=AD、A1=A
14.下列门电路属于双极型的是（A）
A、OC门B、PMOSC、NMOSD、CMOS
15.和逻辑式AABC相等的是（C）。
A、ABCB、1+BCC、AD、ABC
16.若逻辑表达式FAB，则下列表达式中与F相同的是（A）。
A、FABB、FABC、FAB
17.若一个逻辑函数由三个变量组成，则最小项的个数共有（C）。
A、3B、4C、8
18.已知逻辑函数FABBC,则它的“与非一与非”表达式为（B）。
A、ABBC
B
、ABBC
c、AbBe
19.已知函数F=A+B
则它的反函数表达式为（
C）。
A、AB
、ABC
20.在一个四变量逻辑函数中，
为最小项的是（
A、AACD
B、
ABCC
、ABCDD、ABCD
21.逻辑函数F（A,B,C）=AB+BC+AC的最小项标准式为（D）。
A、F（A,B,C）=刀m（0,2,4）B、F（A,B,C）=刀m（1,5,6,7）
C、F（A,B,C）=刀m（0,2,3,4）D、F（A,B,C）=刀m（3,4,6,7）
AD的反函数之最简或与式是
22.函数FABC
A、ABACAD
C、ABCAD
B、（ABC）（A
D）
、（ABC）（A
23.函数F=AB+BC使F=1的输入ABC组合为（D）C
AABC=000B
、ABC=010
ABC=101D、ABC=110
24.组合逻辑电路的输出取决于
A、当时的输入信号
A）。
、原来的输出信号
、当时的输入信号和原来的输出信号
25.组合逻辑电路的分析是指（
A、已知逻辑图，求解逻辑表达式的过程
C、已知逻辑图，求解逻辑功能的过程
、已知真值表，求解逻辑功能的过程
26.组合逻辑电路的设计是指（A
A、已知逻辑要求，求解逻辑表达式并画逻辑图的过程
B、已知逻辑要求，列真值表的过程
27.可做数据分配器使用的电路是（B）
A、编码器B、译码器C
、数据选择器
28.全加器是指（C）。
A、两个同位的二进制数相加
B、不带进位的两个同位的二进制数相加
C、两个同位的二进制数及来自低位的进位三者相加
29.四选一选择器的输出表达式FD°
（A1A°
）D1（A1A。
）。
2（人1人0）。
3（人1人0）。
若用该数据选
择器实现FA1，贝UDODD的取值为（A）。
、D）=D3=0D1=D=1
A、Cb=D=1D2=D?
=0
、D）=D=D=D?
=1
30.组合电路（C）。
A、不会出现竞争冒险B、一定出现竞争冒险C、在输入信号状态改变时可能出现竞争冒险
31.欲对全班43个学生以二进制代码编码表示，最少需要二进制码的位数是（B）。
A、5B、6C、8D、43
32.设某函数的表达式F=A+B,若用四选一数据选择器来设计，则数据端DDDB的状态是（A）。
（设A为
高位）
A0111
、1000
、1010
34.下列电路中，不属于组合逻辑电路的是
（C）
C
、寄存器D
A、译码器
B、全加器
35.由与非门构成的基本
RS锁存器，当
R
0,S
1时，则有（B）。
A、Q=1B
、Q=0
、
Q0
36.由或非门构成的基本
R=1,S=0时，则有（A）。
A、Q=0B
、Q=1
37.D触发器的特性方程是
（A）。
A、QD
n
B、Q
1
DQn
C、DQn
、编码器
）。
C、数据选择器
33.欲实现一个三变量组合逻辑函数，应选用的电路芯片是（A、编码器B、数据比较器
38.JK触发器的特性方程是（
n1n
A、Q…KQnJQn
39.正边沿D触发器，在时钟脉冲的状态为（B）。
n1nn
、QJQKQ
CP正边沿后D变为
CP正边沿到来前D=1，而
1JQnKQn
0,则CP正边沿后触发器
A、Q=0
40.欲使边沿D触发器变成
AD=TeQn
T触发器，则只要使（C）。
、D=TQn
、D=TeQn
、D=TQn
41.一个T触发器，在
A、保持原态
T=1时，加上有效时钟脉冲,
B、置0C
、置0
则触发器（
、置1
D）。
D
、翻转
42.构成时序逻辑电路的单元电路是（
A、门电路B、触发器
、门电路和触发器
43.同步时序电路和异步时序电路比较，其差异在于后者
A、没有触发器
（B
、没有统一的时钟脉冲控制
C、没有稳定状态
、输出只与内部状态有关
44.通常寄存器应具有的功能为（
A、存数和取数
、清零和置数
、AB两者皆有
45.通常集成计数器芯片具有的功能为（B）。
A、存数和取数B、清零、置数、累计
CP的个数C、两者皆有
46.在移位寄存器中采用并行输出比串行输出（
A、快B
、慢
样快
、不确定
47.用触发器设计一个
24进制的计数器，至少需要（D）
个触发器。
A、348.无稳态电路是（
、移位寄存器
、多谐振荡器
25个时钟脉冲后，此计数器的状态为（C）
A、1100
、1001
50.想将一组并行输入的数据转换成串行输出，可选用的电路为
A、移位寄存器B、计数器
A）
、数据比较器
51.—个5位地址码、8位输出的ROM其存储单元的个数（D）
A48
、64
、40
、256
52.信息可随时写入或读出，断电后信息立即全部消失的存储器是
B）。
A、ROM
、RAM
、PROM
EPROM
53.只能读出不能写入，但信息永久保存的存储器是
、EPROM
EEPROM
54.有6条地址线和8条数据线的存储器的存储容量是（
、68x1
6
A、2X8
、6X8
、6X28
55.555定时器的输出状态有
A、高祖状态
（B）。
、0和1状态
、二者皆有
56.多谐振荡电路能产生（
A、单一频率的正弦波
、矩形波
、两者皆有
57.555定时器构成的多谐振荡电路输出波形的占空比的大小取决于（
A、充放电电阻R1和R>
B、定时电容C
、前两者
58.555定时器构成的多谐振荡电路的输出脉冲频率f的适用范围
-6-2
、10〜10
A、0.1〜300kHz
Hz
般是（A）。
69
、10〜10Hz
59.石英晶体构成的多谐振荡电路的振荡频率
A、石英晶体固有振荡频率
f取决于（耦合电容
C、两者共同
60.能起定时作用的电路是（
A、施密特触发器
B）
、单稳态触发器
D、译码器
61.DAC的转换精度决定于（
A、分辨率B
62.n位DAC勺分辨率可表示为
2n1
A、
、转换误差
、2*1
、分辨率和转换误差
63.某8位D/A转换器当输入全为1时，输出电压为
、2n
5.1V,当输入D=（00000010）2时，输出电压为（B）
A0.02V
、0.04V
、0.08V
、0.68V
A、单稳触发器
C、计数器
49.一个4位的二进制加计数器，由0000状态开始，经过
三、判断题
（X）1.普通TTL与非门的输出端允许直接相连，实现线与。
（X）2.图示所示电路的输出F0
F
（x）3.逻辑变量的取值，1比0大。
（X）4.三态门的三种状态分别为：
高电平、低电平、不高不低的电压。
（x）5.图示所示电路的输出fA―B
（X）6.若两个函数具有不同的逻辑函数式，则两个逻辑函数必然不相等。
（A+B），得A=B也是成立的。
（X）7.因为逻辑式A+（A+B）=B+（A+B）是成立的，所以等式两边同时减去
（V）8.图示所示电路的输出FAB
Vcc
A一》1一FB旷
（X）9.因为逻辑式A+AB=A所以B=1;
又因A+AB=A若两边同时减去A则得AB=0b
（V）10.BCD码是用四位二进制码来表示每一位十进制数的二-十进制码。
（V）11.时序逻辑电路的输出状态与前一刻电路的输出状态有关，还与电路当前的输入变量组合有关。
（X）12.同步时序逻辑电路中的无效状态是由于状态表没有达到最简所造成的。
（V）13.利用反馈归零法获得N进制计数器时，若为异步置零方式，则清零的状态只是短暂的过渡状态，不能稳定而是立刻变为0状态。
（V）14.RAM掉电后数据易丢失，而ROM掉电后仍能保持数据。
（V）15.D/A转换器的位数越多，能够分辨的最小输出电压变化量就越小。
四、化简
1、用代数法化简下列各式。
1）FAABCDABCBCBC=A+C
2）匕ABCDABDBCDABCBDBC=B
3）Y1ABCABC「BC=1
2、用卡诺图法化简下列各式。
1）Y（A,B,C,D）=刀m（0,2,4,5,6,8,9）+刀d（10,11,12,13,14,15）
2）YABCABCABCBCD
3）Y>
A,B,C,Dm0,2,5,8,9
五、分析设计题
1.分析下图所示电路的逻辑功能。
全加器
CD
2.请根据题图和题表,
完成以下要求:
F3
F7
A
ABCD
Vcc占R
FiF2
H
Q
v
-]
I
jL
■
w
V
1）按表1栏的要求,图中完善F1〜F5的逻辑符号，并按图中的逻辑符号将F6〜F7的名称填入表1栏中相应位置；
2）在表2栏中填入各输出端的逻辑表达式；
3）若ABCD=1001，将各输出值填入表3栏中。
F1
F2
F4
F5
F6
与非门
或非门
异或门
同或门
与或非门
2
3
解:
F1F2F3F4F5IF6r1!
RF7
OC或OD
二态门
F1AC
F2BD
F3AC
F4BeD
FsADBC
F6ADAC
A=0时F7=高阻态
A=1时f7AD
3.用四选一数据选择器74LS153设计一个3变量的多数表决电路。
1/274LS153
D3D2DiDoAiAoST
TTTI~TTY
1CAB
Y
4.用集成二进制译码器
YABCABC
ABCABCABCABCAB
74LS153的表达式：
LAA）D0A1A0D1AA）D2AA）D3
将A=AAo=B,比较—式得:
D0=0,D3=1,Di=D=C
D3D2D1D0A1A0ST
L1
AE
74LS138和与非门构成全加器。
YoY1Y2Y3Y4Y5Y6Y7
I74LS138
AoA1A2STbSTcSTa
iiIYti
Ci-1=A
Si
Ci
i
G1
A=ABi=A
S=m+m+m+n7
C=m3+m5+m+m
5.已知负边沿JK触发器，J、K、CP波形如图所示
1）画出其触发器逻辑符号。
2）写出其触发器的特征方程。
3）填全下面触发器的功能真值表。
输入
现态
次态
JK
Q
Q+1
功能说明
00
保持
01
置0
10
置1
11
翻转
4）根据CPJ、K波形，画出Q波形。
（Q的初始状态为0）
CPIII~~II~~II~~II~~II~~I
6.四位二进制加计数器CT161（74LS161）的功能表和引脚简图如图所示；
请用反馈清零法设计一个按自然二进制计数规律计数的九进制加法计数器，绘出电路及状态转换图
CP
P
T
66D]Dq
Q3QaQiQo
X
乂
XXXX
c000
ABCD
升级会员 