第5章时序逻辑电路习题解答word精品.docx

资源描述

第5章时序逻辑电路习题解答word精品.docx

《第5章时序逻辑电路习题解答word精品.docx》由会员分享，可在线阅读，更多相关《第5章时序逻辑电路习题解答word精品.docx（34页珍藏版）》请在冰点文库上搜索。

第5章时序逻辑电路习题解答word精品.docx

第5章时序逻辑电路习题解答word精品

5-1分析图5.77所示时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程,画出电路的状态转换图和时序图。

CLK

图5.77题5-1图

解：

从给定的电路图写出驱动方程为:

Do"呵八Q2

Di二Q01

D2二Q；

将驱动方程代入D触发器的特征方程Qn1=D，得到状态方程为：

Q（n^（Q（?

Qinb-Q2

Qin1gn

Q21=Qn

由电路图可知，输出方程为

z二q；

根据状态方程和输出方程，画出的状态转换图如图题解5-1（a）所示，时序图如图题解

5-1（b）所示。

题解5-1（a）状态转换图

题解5-1（b）时序图

综上分析可知，该电路是一个四进制计数器。

5-2分析图5.78所示电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图。

A为输入变量。

CLK

图5.78题5-2图

解：

首先从电路图写出驱动方程为：

D。

二AQ；1

Di=AQoQi-A（Qo'Qi）

将上式代入触发器的特征方程后得到状态方程

Q011二AQ；

Qin1=AQ0Q：

"（Q01Q：

）

电路的输出方程为：

丫二AQ0Qin

根据状态方程和输出方程，画出的状态转换图如图题解

5-2所示

题解5-2状态转换图

综上分析可知该电路的逻辑功能为：

当输入为0时，无论电路初态为何，次态均为状态"00”，即均复位；

当输入为1时，无论电路初态为何，在若干CLK的作用下，电路最终回到状态“10”。

5-3已知同步时序电路如图5.79（a）所示，其输入波形如图5.79（b）所示。

试写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图和时序图，并说明该电路的功能。

（a）电路图

CLK12345678

（b）输入波形

图5.79题5-3图

解：

电路的驱动方程、状态方程和输出方程分别为:

J。

二X,K。

二X

Ji二XQ°,K^-X

r丄—==

Q01二XQ0XQ0=X

+—=

Qin二XQ©XQ,=XQ0XQ；1

Y=XQ；n

根据状态方程和输出方程，可分别做出Q；n1,Q0；和Y的卡诺图，如表5-1所示。

由此

Q^qT/Y、

xQ2Q1n

00/0

00/1

01/0

11/0

CLK

~T~

厂

~iii

YIII

题解5-3（b）时序图

综上分析可知：

当输入X为序列110时，输出丫=1，因此，该电路是110序列检测器。

5-4试画出用4片74LS194A组成16位双向移位寄存器的逻辑图。

74LS194A的功能表见

表5.9。

解：

见图题解5-4。

«ff«A

D.nol）tD,D*%务74LS1XACLK^j一

ft0,

"I「III「

%P.DlD’D,%

£74LS194ACIJCCS（

cue

D.D*D?

D1D.

\741S194A

DwQ.口6D,%斗74LSI94ACUtJ

5-5在图5.80所示的电路中，若两个移位寄存器中的原始数据分别为A3A2AiAo=11OO,

CLK

B3B2BiBo=OOO1，CI的初值为0,试问经过4个CLK信号作用以后两个寄存器中的数据如何？

这个电路完成什么功能？

-1D

>C1

&——

>C1

D—

>C1

—

>C1

1—

CICO

艮

B一

—

>C1

9——

—

>C1

—

>C1

—

>C1

AC1

■

—

1—

—

图5.80题5-5图

解：

经过4个CLK信号后，两个寄存器里的数据分别为：

A3A2A,Ao=11000001=1101，B3B2B1B^0000

这是一个4位串行加法器电路。

5-6分析图5.81的计数器电路，画出电路的状态转换图，说明这是多少进制的计数器。

卜六进制计数器74161的功能表如表5.13所示。

解：

图5.81所示的电路，是用异步置零法构成的十进制计数器，当计数进入

Q3Q2Q1Q0=1010状态，与非门译码器输出低电平置零信号，立刻将74161置成

Q3Q2Q1Q0=0000状态，由于Q3Q2Q1Q0=1010是一个过渡状态，不存在稳定状态的循环中，所以电路按0000~1001这十个状态顺序循环，从而构成十进制计数器。

5-7分析图5.82的计数器电路，在M=0和M=1时各为几进制？

计数器74160的功能表与表

5.13相同。

解：

图5.82所示的电路，是用同步置数法将74160接成的可变模计数器。

在M=1时，当电路进入状态Q3Q2Q1Q0=1001以后，LD=0，下一个CLK到达时,将D3D2D1D0=0100置入电路中，使Q3Q2Q1Q0=0100,然后再从0100继续做加法计

数。

因此，电路按0100~1001这六个状态顺序循环，从而构成六进制计数器。

同理。

在M=0，电路将按0010~1001这八个状态顺序循环，故形成八进制计数器。

5-8图5.83电路时可变模计数器。

试分析当控制变量A为0和1时电路各为几进制计数器。

74161的功能表见表5.13。

解：

这是用同步置数法接成的可控进制计数器。

在A=1时，计数器计为

Q3Q2Q1Q0=1011后，给出LD=0信号，下一个CLK到来时计数器被置成

Q3Q2Q1Q0二0000，故是一个十二进制计数器。

在A=0时，计数器计为Q3Q2Q1Q0二1001后，给出LD=0信号，下一个CLK到来时，计数器被置成Q3Q2Q1Q^0000，故构成十

进制计数器。

5-9十六进制计数器74161的功能表如表5.13所示，试以74161设计一个可控进制计数器，当输入控制变量M=0时工作在五进制，M=1时工作在十五进制。

请标出计数器输入端和

进位输出端。

解：

此题可有多种接法。

图题解5-9是利用同步置数法接成的可控计数器，因为每次置

数时置入的是D3D2DQ0=oooo，所以m=i时，应从q3q2q1q^1110状态译出LD=o

信号；而在M=o时，应从Q3Q2Q1Q^oioo状态译出LD=o信号。

题解5-9图

5-io试分析图5.84计数器电路的分频比（即Y与CLK的频率之比）。

74161的功能表见表

5.13。

图5.84题5-10图

解：

第

（1）片74161是采用置数法接成的七进制计数器。

每当计数器状态进入

Q3Q2Q1Q。

=1111（十五）时译出LD二。

信号，置入D3D2DQo=1001（九），所以是15-9+仁7进制计数器。

第

（2）片74161是采用置数法接成的九进制计数器，当计数器状态进入QbQzQQo=1111（十五）时译出LD-o信号，置入D3D2DQo=。

111（七），所以是15-7+仁9进制计数器。

两片74161之间采用了串行进位连接方式，构成了79=63进制计数器，故Y与CLK的频率之比为1:

63。

5-11图5.85电路是由两片同步十进制计数器7416o组成的计数器，试分析它是多少进

制的计数器？

图5.85题5-11图

解：

第

（1）片74160工作在十进制计数状态，第

（2）片74160采用置数法接成三进制计数器，两片之间是十进制。

若起始状态第

（1）片和第

（2）片74160的Q3Q2Q1Q0分别为0001和0111，则输入19个CLK信号以后，第

（1）片变为0000状态，第

（2）片接收了两个进位信号以后变为1001状态，并使第

（2）片的LD=0。

第20个CLK信号到达后，第

（1）片计成0001，第

（2）片被置成0111，于是返回了起始状态，所以这是二十进制计数器。

5-12图5.86电路是由两片同步十六进制计数器74161组成的计数器，试分析它是多少进

制的计数器？

图5.86题5-12图

解：

这是采用整体置数法接成的计数器。

1）片到第

（2）片

在出现LD=0信号以前，两片74161均按照十六进制计数，即第（

为十六进制，当第

（1）片计为0010

（二），第

（2）片计为（五）时产生LD二0信号，待下一个CLK信号到达后两片74161同时被置零，总的进制为5162^83，故为八十三进制计数器。

5-13画出两片同步十进制计数器74160接成同步三十一进制计数器的接线图。

允许附加

必要的门电路。

解：

由于31是素数，不能分解，所以必须采用整体置数法或整体置零法。

这里采用了

路计为30的状态译码出LD=0的信号，如题解5-13所示。

这样在电路从全零状态开始计数，计入31个CLK后将返回全零状态，形成三十一进制的计数器。

题解5-13图

5-14用同步十进制计数器74160设计一个三百六十五进制计数器。

要求各位间为十进制

关系。

允许附加必要的门电路。

解：

因为要求各位之间是十进制关系，所以需令每一位的74160接成十进制计数状态,

并以低位的进位输出作高位的EP和ET的控制信号（或进位脉冲），接成三位十进制计数器,然后用整体置数（或置零）法再改接成三百六十五进制计数器。

题解5-14是采用同步置数法的接线图，当计数器计成364状态时译出LD=0信号，下

一个CLK脉冲到来时将计数器置为全零状态，从而得到三百六十五进制计数器。

题解5-14图

5-15设计一个数字钟电路，要求能用七段数码管显示从0时0分0秒到23时59分59秒之间的任意时刻。

解：

电路接法见题解5-15所示，计数器由六片74160组成，第

（1）、

（2）两片接成六十进制的“秒”计数器，第

（1）片为十进制，第

（2）片为六进制，第（3）、（4）片接成六十进制的“分”计数器，接法同“秒”计数器，第（5）、（6）片用整体复位法接成二十四进

制的“时”计数器。

显示译码器由六片7448组成，每片7448用于驱动一只共阴极的数码管

BS201A。

©吐

图路电10^-5解题

-Y

一asm'h

o&qoml△一一

IrppFbk-

显XK三

moIolrralLH^—

5-16试利用同步十六进制计数器74161和4线-16线译码器74LS154设计节拍脉冲发生

器，要求从12个输出端顺序、循环地输出等宽的负脉冲。

解：

此题的设计方法不是唯一的，比如可以采用同步置数法得到74161接成十二进制计

数器，并把它的Q3,Q2,Q1,Q0接至74LS154的A3,A2,A1,Ao输入端，在连续输入CLK脉

冲后，在74LS154的Yo~论输出端就得到了12个等宽的顺序脉冲P。

~Pn，电路接法如题解5-16所示。

EPET

—Po

一Pl

CLK

>CLK

代AA2A3

―P3

789ppP

Pl0

r一Pl1

计计计计

RdLD

题解5-16图

5-17设计一个序列信号发生器电路，使之在一系列CLK信号作用下能周期性地输出

“0010110111”的序列信号。

解：

此题的一种设计方案使用十进制计数器和8选1数据选择器组成的，若十进制计数器选用74160，则可列出在CLK连续作用下计数器状态Q3Q2Q1Q0与要产生的输出Z之间关系的真值表，如下表所示。

若采用8选1数据选择器74HC151，则它的输出逻辑式可写为：

丫二d0（A^a1A0）d1（a2a1a0）d2（A2a瓦）d3（A2aa）d4（aAA0）D5（A2A1A0）D6（A2^A0）D7（A2AA°）

再由真值表写出Z的逻辑式，并化成与上式对应的形式后，得到：

z=q3（Q2Q1Q0）Q3（Q2Qa）4（40瓦）0（Q^q。

）Q3（qQ4）Q（Q2QQ0）0（Q2QQ0）Q3（Q2Q1Q0）

令A2=Q2,Ai=Qi,Ao=Qo,Do=Di=Q3,D2=D4=D5=D7=Q3,

D3=D6=0,则数据选择器的输出Y即是所求的Z,电路接法见题解5-17图所示。

EPETCLK

LDRd

CLK计计计

5-18试用JK触发器和门电路设计一个同步七进制计数器。

解：

因为七进制计数器必须有七个不同的电路状态，所以需要用三个触发器组成，若对

电路的状态编码没有提出要求，则取哪七个状态以及状态如何更替可自行确定，比如采用下

图题解5-18（a）状态转换图所示的状态编码和循环顺序，即可画出电路次态（Q；1）

的卡诺图如图题解5-18（b）所示。

题解5-18（a）状态转换图

q；sns:

1的卡诺图

Qn1的卡诺图

co01111000Cl1110

L」

Q；1的卡诺图Q：

1的卡诺图

题解5-18（b）卡诺图

从图（b）的卡诺图写出电路状态方程为：

Q；1=QbQ2Q2Q1=（Q2QJQ3（Q2）Q3

Q2-Q2Q1Q3Q2Q1=（QJQ2（Q3QJQ2In

Q1'Q2Q1■Q3Q1=（Q2Q3）Q〔■

（1）Q

将上式与JK触发器特性方程的标准形式Q

=JQKQ对照，即可得到驱动方程为:

IJ3=Q2Q"i

J2=Q1

J1=（Q3Q2）

K3=Q2

心二（Q3Q1）

Ki=1

根据驱动方程画出的电路图如题解5-18（c）图所示。

将无效状态111代入状态方程，得

次态000,说明该电路能自启动。

CLK

题解5-18（c）逻辑电路图

5-19用D触发器和门电路设计一个十一进制计数器，并检查设计的电路能否自启动。

解：

因为电路必须有11个不同的状态，所以需用四个触发器组成这个电路，如果按题

解5-19表取电路的11个状态和循环顺序，则可画出表示电路的次态的卡诺图如图题解5-19

（a）所示。

计计计

计计计计

计计

计计计

计十

计计计

—0—

―0—

—0—

―1—

0—

题解5-19表电路的状态转换表

111010010

00000

~0010/0~0^0

0011/0

01010'

/00110/0

1000/

0111/0

xxxx/x

xxxx/xx

xxx/x

1001/0—1010/0—xxxx/x—0000/1

题解5-19q3"q；1Q1n1Q011/C的卡诺图

由卡诺图得到四个触发器的状态方程为:

q3*=QsQi+Q2Q1Q0

+Q2Q0+Q2QQ

Q1n+=Q1Q^Q3Q1^

Q01啪=Q3Qo+Q1Q0

输出方程为:

由于D触发器的特性方程是QnD，于是得到图题解5-19（b）所示的电路图。

由状

态方程得输出方程画出电路的状态转换图如图题解5-19（c）所示，可见电路能自启动。

题解5-19（b）逻辑电路图

Q3Q2QQ0

000

110

001

110

001

010

101

111

000

010

101

100

011

题解5-19（c）状态转换图

5-20设计一个串行数据检测电路。

当连续出现四个和四个以上的1时，检测输出为1,

其余情况输出为0。

解：

设未输入1以前电路的初始状态为So，输入一个1以后电路的状态为3，连续输

入两个1以后电路的状态为S2，连续输入三个1以后电路的状态为S3，连续输入四个和四

个以上的1以后电路的状态为S4，则可根据题意画出图题解5-20（a）所示的状态转换图。

由图题解5-20（a）可见，S4和S3是等价状态可以合并，简化后的状态转换图如图题解

5-20（b）所示。

因为电路工作过程有四个状态，所以需要用两个触发器的四种状态组合00、01、10、

11分别表示状态S°、S1、S2、S3，并以A表示输入，Y表示输出，则根据图题解5-20（b）可列出如题解5-20表所示的电路的状态转换表。

题解5-20表状态转换表

00/0

01/0

10/0

11/1

11/0

由表可画出Q；11,Q01和Y的卡诺图，如图题解5-20（c）所示。

题解5-20（c）卡诺图的分解

从卡诺图得到电路的状态方程和输出方程为：

Qn1=AQ「AQ

Qn1二AQiAQ0

Y=AQ1Q0

若选用D触发器组成该电路，由于其特性方程Qn1=D，于是得到如图题解5-20（d）

所示的电路图。

CLK

题解5-20（d）逻辑电路图

5-21设计一个控制步进电动机三相六状态工作的逻辑电路。

如果用1表示电机绕组导

通，0表示电机绕组截止，则3个绕组ABC的状态转换图应如图5.87所示。

M为输入控制变量，当M=1时为正转，M=0时为反转。

M/ABC

ABC

1/110

解：

取Qi,Q2,Q3三个触发器的状态分别表示A,B,C的状态，由图5.87可见，输

的状态转换图画出Q：

1、Q；1、Q311

出状态与A,B,C的状态相同，故可直接得到ya二Qi,yb二Q2,yc=Q3。

根据已知

作为Qi,Q2,Q3和M的逻辑函数的卡诺图如图题解

5-21（a）所示。

XXX

011

010

110

100

010

101

001

XXX

110

100

\z\z\z

11U

1UU

AAA

XXX题解51211a）卡诺園01

011

由卡诺图写出状态方程：

=MQ2MQ3

Q；「

=mq3mq1

=MQ1MQ2

若采用D触发器，则根据

Qn1二D，即得到每个触发器的驱动方程，据此可画出如图

题解5-21（b）所示的电路图。

5-22用JK触发器和门电路设计一个4位格雷码计数器，它的状态转换表见表5.20。

表5.20题5-22状态转换表

计计计计计计

计计计计

解：

按表5.20中给出的计数顺序，得到图题解5-22（a）所示的Q；匕；1Qi°'1Q（?

1的卡诺

图。

0001/00011/00010/0

~0110/0]

01110（

）/00100

0111/0

/00101丿

，1110,

/01111

/01110/

1010/0

题解5122彳即/0卡诺图

从卡诺图写出状态方程，经化简后得到：

Q3■-Q3Q1Q3Q0Q2Q1Q^-（Q2Q1Q0）Q3（Q2Q1Q0）Q3

Q21*=Q2Q^hQ2Q^hQ3Q1Q^（Q3Q1Q0）Q^h（Q3Q1Q0）Q2

Q1二Q1Q0Q3Q2Q0Q3Q2Q0=（（Q2二Q3）Q°）Q1（Q

展开阅读全文